下载掌阅APP，畅读海量书库
立即打开
电容对高速电路的贡献非常大，即便是在一块最普通的单板上，电容也随处可见。因此，电容是电路设计中最为常见的器件。但同时，电容也是最容易被忽视的器件。在设计中，设计者们往往知道需要放置电容，但对电容的选型却随心所欲。
事实证明，很多单板的设计失败，根本原因就在电容。以下根据实际工作中的三个案例来说明电容选型的重要性。
某单板设计以及功能验证完成后，在温箱里做-30℃的低温冷启动测试，发现单板启动到“硬盘检测”步骤时报错。在此条件下测试硬盘的 5V 电源，发现其纹波很大，达到800mV，使硬盘无法正常工作。设计人员重新审视原理图后发现，在硬盘的 5V 电源上除了若干小容值的陶瓷电容以外，大容值的电容只有一个，是 47μF 的铝电解电容，该电容的工作温度范围为-55～105℃。将此铝电解电容更换为同样容值的钽电容后，在-30℃做多次低温冷启动，单板工作正常。
在调试中，对某单板上的子板做多次热插拔功能测试，发现插拔十多次就会导致母板上的一颗钽电容爆裂。该单板由母板和子板构成，两者通过连接器连接。由母板提供 12V电源，经过连接器后送到子板，作为子板的工作电源，而该钽电容是母板上靠近连接器就近布放的、为 12V 电源滤波的电容，其标称值是 100μF，额定电压 16V。将该电容更换为同样容值的铝电解电容后，问题得到解决，强度测试通过。
某单板上，以太网数据包的处理工作由 CPU 负责完成。测试发现，在少量数据处理时，单板工作正常，而一旦出现大量数据处理，偶尔会发生丢数据包现象。以太网数据是通过板上FPGA进行预处理后再送到CPU的，简化原理图如图2.7所示。
图2.7 电容导致CPU工作不稳定
SYSCLK是CPU的系统时钟，频率为66MHz，由外部66MHz晶振提供。CLK为CPU和FPGA之间接口总线的工作时钟，频率为132MHz，由CPU内部锁相环对SYSCLK倍频产生。通过对 CPU 和 FPGA 之间的总线进行信号质量以及时序测试，大量数据处理时，借助示波器的快速采集功能，可以发现 FPGA 一侧的输入数据在某些瞬时无法满足时序要求，而大多数情况下却有充足的时序裕量。重新分析时序，发现时序设计正确。用示波器单独测量CLK信号的完整性，打开快速采集功能，发现在某些瞬间，CLK信号的边沿会发生1/4 周期的偏移。由此怀疑 CPU 内部的锁相环工作不稳定，测量给锁相环供电的 VCC_PLL引脚，纹波达到 50mV，纹波加上噪声达到 70mV。该电路设计时，VCC_PLL 信号上仅布放有一个 10μF、1206 封装的陶瓷电容，改板后在 VCC_PLL 引脚附近就近增加两个 0612封装的2.2μF陶瓷电容，和一个0402封装的0.1μF陶瓷电容，问题得到解决。
类似的案例还有很多，表面上看都不违背电路原理。案例2-4中的铝电解电容，标称温度范围能达到-55℃，为何在-30℃就会出现问题？案例2-5中的钽电容，额定电压16V，距离其工作电压 12V 还有 33%的裕量，为何会出现爆裂？案例 2-6 中的偶发现象，经过长时间、大量信号测试后，却发现根源竟是几个电容。电容虽小，出现的问题却需要耗费大量的调试时间，那么在设计中，如何避免出现类似问题？本节内容将主要就电容的选型和应用要点展开讨论。
1）电容的作用之一——电荷缓冲池
在高速电路设计中，电源的负载是动态的，即高速运行器件的电流和功耗是不断变化的。为了保证器件工作的稳定，希望器件的工作电压不随电流和功耗的剧烈变化而同程度变化，即希望器件电压尽量稳定。在这种情况下，需要为器件提供一种缓冲池，以便当外界环境剧烈变化时，器件的工作电压能保持相对的稳定。电容的本质是储存电荷和释放电荷，当外界环境变化时，电容中的电荷能被迅速积累或释放。根据公式ΔU=ΔQ/C（ΔU表示电容两端电压的变化量，ΔQ 表示电容两端电荷的变化量，C 为电容的容值），当外部环境的变化驱使器件的工作电压增加或减少时，电容能通过积累或者释放电荷以吸收这种变化，即将器件工作电压的变化转变为电容中电荷的变化，从而保持器件工作电压的稳定。因此，电容的作用之一就是电荷缓冲池，以使高速运行器件的工作电压保持稳定。
2）电容的作用之二——高频噪声的重要泄放通路
对高速运行的电路而言，无时无刻不存在状态的转变。例如，信号的状态不断在1和0之间切换，器件的电流方向不断在输出和输入之间切换。这种高速的转变，将在电路上产生大量的噪声等干扰。从频谱上看，这些干扰在相当大程度上处于有效信号的2次、3次等倍频频率。在电源传输路径上，需要将这些干扰泄放到相对稳定的地平面上，以免影响器件的工作。根据公式 Z=1/（jωC），当频率较高时，电容表现为低阻抗，因此，可将电容作为高频噪声的重要泄放通路。
3）电容的作用之三——实现交流耦合
当两个器件通过高速信号互连时，信号两端的器件可能对直流分量有不同的要求。例如，A和B两个器件之间通过高速差分对信号互连，但A器件工作于1.8V，B器件工作于3.3V，则A器件驱动的差分对信号将携带1.8V直流分量，导致信号到达接收端B器件时无法被正确识别；反之，B 器件驱动的信号，到达 A 器件，其电平可能超过 A 器件所允许的最大输入电平。对于这种情况，需要将信号所携带的发送端的直流分量在达到接收端前，予以滤除，即隔离信号两边器件的直流分量。基于电容的通交流、阻直流的天然特性，电容具有这种隔离功能。因此，电容的作用之三是实现交流耦合（AC Couple），以实现对直流的隔离（DC Blocking）。
如图 2.8 所示，在高速设计领域，电容器件并不是纯粹的电容，而是带有电阻、电感等成分的小电路。其中 ESL 由电容器件的引脚电感和电容器件两极间等效电感串联而成，主要取决于封装；ESR 由电容器件的引脚电阻和电容器件两极间等效电阻构成，主要取决于电容工作温度、工作频率以及电容体本身的导线电阻等；Rleak 则取决于电容器件本身特有的泄漏特性。可以认为，电容器件的特性同时取决于电容分量、ESL分量、ESR分量及泄漏特性。
图2.8 电容的等效电路
1）电容分量
以一个案例来分析电容器件的电容分量对高速设计的影响。
如图 2.9 所示，某产品主控板和业务板的 FPGA 通过背板上电平为 LVPECL 的差分对信号线互连，数据速率是 800Mbps（Mbps：兆比特位每秒），为隔离两板间直流偏置电平的相互影响，采用交流耦合，耦合电容选用 0.01μF 的陶瓷电容。测试发现，发送某些码型时，接收方经常检测到数据帧出错。
图2.9 交流耦合电容选择不当引起数据帧出错
【讨论】
仔细研究出错的码型，发现它们都有一个共同的特性，即存在较长连续 0 和连续 1 比特位的情况。从逻辑设计工程师处获知，FPGA 并没有对发送的数据帧进行扰码处理，而是将原始数据帧直接发送到外部信号线上。交流耦合电容在正常工作时，处于平衡的充放电状态，但原始数据帧中较长连0和连1比特位的出现，打破了这种平衡，使得信号通过判决门限的时间发生抖动，导致接收端判决出错。
在交流耦合中，电容串接在线路中，阻抗为 1/jωC。容值越小的电容，对低频信号所表现出的阻抗越大，使低频信号的衰减越严重。
定义T c 为每比特位的数据周期，NUM为最大容许连0或连1比特位的数目，负载的阻抗为R（一般取50Ω），C为交流耦合电容容值。则有经验公式：
本例中，T c =1.25ns，R=50Ω，根据码型分析，本产品应用中可能出现的最大连0或连1比特位的长度为85，因此设定NUM=86，则交流耦合电容的最小取值要求为
设计中，选用0.01μF的耦合电容，显然无法满足式（2.2），导致数据帧出错。
在设计时需注意，耦合电容取值也不能太大，如果容值太大，将无法满足高速信号变换的边沿斜率要求。在高速设计中，一般取耦合电容的容值为 0.1μF，这样既可以满足数据帧中可能出现的长1长0情况，又能满足高速信号变换的要求。
2）ESL分量
如何利用封装信息获得大致的ESL值？ESL值取决于电容器件的类型和封装。在高速电路中，应选用ESL 值小的贴片电容，因此仅以小尺寸贴片式的陶瓷电容作为示例，对于插孔式电容，如铝电解电容，其ESL 值将比表 2.2 所列出的值大得多。从表 2.2 知，随着封装的增大，ESL 值将随之增大。比较特殊的是0612 封装的贴片电容，其 ESL 值不仅远远小于相同外形尺寸的 1206 的 ESL 值，甚至小于目前业界尺寸最小的 0201 封装的 ESL 值。如图 2.10 所示为 1206和0612封装的电容的对比。
图2.10 1206和0612封装的电容
表2.2 ESL和封装对应关系 [2]
0612 封装的电容，其长边为焊接边，连接 PCB 上的焊盘，相比 1206 封装，一方面可以有更大的、能直接和PCB焊盘贴合的面积；另一方面，其内部电容体到PCB焊盘的距离也更近，因此 ESL 值最小。就成本而言，在相同容值的条件下，0612 封装比 1206 封装只是略微贵一些。
结合案例2-6，更正后的VCC_PLL滤波电路如图2.11所示。
图2.11 利用0612封装的电容增强滤波功能
【讨论】
对VCC_PLL的滤波，使用了两个0612封装的滤波电容。一个就近CPU的VCC_PLL引脚放置，一个布放在 VCC_PLL 这条信号线（PCB 上应加粗）离 CPU 引脚最远的位置。第一个电容的作用是滤除外界对CPU引脚的干扰，第二个电容的作用是消除CPU引脚对外界的影响。
3）ESR分量、泄漏特性及其他信息
以下讨论如何通过阅读电容的器件资料来获得信息。
表2.3为截取自某电容的器件资料。
表2.3 电容元件资料 [11]
Size Code：厂家制定的尺寸编号。
Part Number：厂家制定的器件料号，采购时需要向厂家提供该参数。
Rated Voltage：额定电压，器件最高工作电压不能超过该值。
ESR：在 100～300kHz 频带范围内，电容器内部串行电阻的最大值，该值随着工作频率而变化，因此需要根据实际应用的频带范围取值。如果应用的频带范围不在厂家提供的参数表中，需要向厂家咨询。
Rated Ripple Current：本例中的电容一般用在单板的总电源处，因此需要能承受上下电时大电流的冲击，此参数的值越大，表示承受大电流冲击的能力越好。
Tangent of loss angle：电容损耗角正切值。理想电容工作时，产生无功功率 Q（无损耗），由于电容内部存在 ESR 及泄漏电流，实际应用中会产生一定的损耗功率 P，定义tanδ=P/Q，tanδ就称为电容损耗角正切值。这个值越小，电容的功率损耗就越小。
Leakage Current：电容内部存在 Rleak（见图 2.8），因此存在泄漏通路，该参数用于定义流过电容的泄漏电流。
某单板上FPGA供电选用Linear公司LDO电源芯片LT1963，输出电压1.5V。LT1963的外部滤波电容选取 10μF，尺寸为 0805、类型为 X5R 的陶瓷电容。在单板的调试中发现，上电时，在LDO输出的1.5V电源上会出现一个瞬间高达1.8V的冲击。最初设计者认为是外部电容容量不够所致，增加一个相同的 10μF 陶瓷电容，现象依旧。仔细阅读 LDO芯片资料，发现资料提到，该LDO需要利用外部电容的ESR作为高频补偿，ESR太小的电容不足以满足这个要求。资料要求外部电容的 ESR 不能超过 3Ω，同时要求在电容值为10μF时，电容的ESR不可小于20mΩ。设计中使用的10μF陶瓷电容，其ESR在工作频段内仅为 6mΩ，无法满足要求。将该电容替换为10μF的钽电容，其ESR在100kHz时为2Ω。替换后，1.5V电源上电正常。
【讨论】
提到电容的 ESR，设计者往往想到的都是其负面影响。的确，较大的 ESR 有两个不利因素。第一，根据电容损耗角正切值的定义，较大的 ESR 会产生较大的损耗功率 P，如果P 大到一定程度，且单板上该类型的电容器件数目较多时，功耗预算就不得不考虑电容上的损耗，这往往是电子设计工程师最不希望看到的。第二，对于高速电路设计，往往希望电容的阻抗越小越好。这有两个含义，一方面，对于高频信号的交流耦合，电容串联在高频信号上，目的是隔断高频信号收发两端的直流分量，同时又希望高频信号的衰减越小越好，如果电容的 ESR 较大，对于交流耦合的高频信号，相当于在信号中间串联了一个不小的电阻，将产生一定的衰减；另一方面，对于并联在电源和地之间的滤波电容，其作用是为噪声等干扰信号提供一个极低阻抗的回路，ESR 较大的电容，显然无法起到这个作用。对于高速电路，即使ESR很小的电容，其ESR值仍不能满足低阻抗要求，因此，在重要的电源滤波电路上，往往需要并联多个电容，以最大程度地降低ESR。
不过情况也有例外，本例中电容的ESR就被用于LDO芯片的高频补偿。其原理在于，当 LDO 电源的负载电流发生瞬时变化时，利用 ESR 能立即产生电压波动，从而引起 LDO电源反馈电路的动作，以便LDO电源针对负载变化做出快速的调整。
理解要点：
① 电容器件并不是纯粹的电容，而是带有ESR、ESL、Rleak等分量的小型电路。
② ESL取决于电容器件的类型和封装，ESR取决于工作温度、频率、导线电阻等。
③ 大多数情况下，电容器件的ESR越小，电路性能越好，但也有例外，设计时需要根据器件的要求进行选型。
高速电路设计需要考虑高频和低频两种噪声，针对这两种噪声，应选取不同的滤波电容。“低频噪声选用大电容，高频噪声选用小电容”，这是许多工程师达成的共识。在实际工作中，这种说法并不完全正确。我们将就这点进行一些探讨，以便加深对电容选型的理解。
对电容器件而言，由于电容分量的存在，电容器件的阻抗随着频率的升高而逐渐降低，这是电容器件的本体属性；ESL 分量则使阻抗随着频率的升高而逐渐增加。这两种作用正好相反。在电容分量和 ESL 分量的共同作用下，电容器件的整体阻抗表现为，随着频率的升高，首先是电容分量起主导作用，使阻抗逐步变小，器件表现为电容的阻抗特性，滤波效果渐强；当达到某一频点时发生谐振，此时电容分量和 ESL 分量对阻抗的效果正好抵消，在谐振点上，电容器件阻抗最小，等于 ESR 分量；此后，随着频率继续升高，ESL 分量起主导作用，使阻抗逐步增大，器件表现为电感的阻抗特性，滤波效果渐弱。
滤波电容的作用机制是为噪声等干扰提供一条低阻抗回路，在噪声频率点上，要求滤波电容的阻抗较小，即当噪声频率落在谐振点附近时，滤波效果最好。如图 2.12 所示，谐振点由两条曲线交会而成，左边的曲线取决于电容器件的容值C，右边的曲线取决于电容器件的ESL。由谐振频率公式：F=（ESL×C） -1/2 知，C和ESL越大，则谐振频率越低，即电容对高频干扰的滤波效果越差；C和ESL越小，谐振频率越高，越适于滤除高频干扰。
图2.12 电容器件的阻抗—频率变化曲线
高速设计中，噪声等干扰往往不是处在一个频率点上，而是占据一段频带。在实际工作中，期望电路上每一处的噪声频带都得到准确定位并不现实，这就要求设计者在电路设计中，利用多种不同的电容构造一个比较宽的低阻抗频带，以尽可能地覆盖噪声频带。
如图2.13所示，用三种电容并联，其效果是构成一段比较宽的低阻抗频带。
图2.13 多种电容器件构成低阻抗频带
图2.14 1μF和0.01μF并联滤波
某单板使用0603 封装的1μF和0.01μF陶瓷电容各一个（见图 2.14），为 CPU 片内锁相环的电源滤波，设计者本意是利用两种不同的电容达到展宽低阻抗频带的效果，但是这样的设计是否能达到目的呢？
【讨论】
电容器件的阻抗—频率曲线由其电容分量和 ESL 分量共同决定，本例中的两个电容容值不同，但类型和封装都相同，因此 ESL 相同，并联后的阻抗—频率曲线如图 2.15 所示，不能达到展宽低阻抗频带的目的。
图2.15 0603封装的1μF和0.01μF电容并联后的阻抗—频率曲线 [61]
针对本例，改进方法是，仍旧选择1μF和0.01μF的陶瓷电容，不过封装分别选取0603和0402，并联后的阻抗—频率曲线如图2.16所示。
图2.16 0603封装的1μF和0402封装的0.01μF并联后的阻抗—频率曲线 [61]
此处需做一些补充，设计者们常喜欢把若干相同的电容并联在一起，共同为某一电源滤波。这样做的目的，一方面是起到去耦电容的本地“小池塘”作用（参见2.2.4节），另一方面是为了在谐振点上得到更低的阻抗。需要说明的是，这样做，并没有展宽低阻抗频带。其阻抗—频率曲线如图2.17所示。
图2.17 同型号电容并联后阻抗—频率特性曲线
下面来分析“低频噪声选用大电容，高频噪声选用小电容”这种说法。结合电容器件的阻抗—频率曲线图，如果仅考虑电容器件的电容分量，这种说法是正确的，因为电容分量越大，谐振点的频率越低，适于滤除低频噪声，而电容分量越小，谐振点的频率越高，适于滤除高频噪声。但如果同时考虑ESL分量，则未必正确，参见图2.15，0603封装的0.01μF电容，其阻抗—频率曲线完全被0603封装的1μF电容的曲线包含，并没有真正起到作用。
需要补充的是，当两种电容器件的类型与容值相同，只有封装不同时，各自的阻抗—频率曲线将如何表现？以 0603 和 0402 的 0.01μF 陶瓷电容为例，其阻抗—频率曲线如图 2.18 所示，显然 0402 封装的阻抗—频率曲线能包含 0603 封装的曲线，如果设计中将这两种电容并联后为同一电源滤波，除了降低滤波电路的阻抗外，0603 封装的电容其实没有真正发挥作用。
图2.18 0603封装0.01μF和0402封装0.01μF的阻抗—频率曲线
理解要点：
① 电容器件的阻抗—频率变化曲线是一种浴盆曲线，曲线的左边取决于电容分量，右边取决于ESL分量。
② 滤波电容并联以展宽低阻抗频带时，不仅要考虑容值搭配，还需要考虑封装搭配。多个同型号的电容并联时，虽不能展宽低阻抗频带，但可以减小谐振点处的阻抗。
高速电路设计中最常用的电容有陶瓷电容（Ceramic Capacitor）、钽电容（Tantalum Capacitor）、铝电解电容（Aluminum Electrolytic Capacitor），以及最近开始流行的 OSCON电容，如图 2.19 所示。四种常用电容中，只有陶瓷电容是非极性电容，其他三种都属于极性电容。
图2.19 认识各种电容
陶瓷电容是以陶瓷作为介质，在陶瓷的两面喷涂金属作为极板构成的，其优势是体积小、价格低、稳定性好，但容量小。目前常用的陶瓷电容，其容值小的可以到几十皮法，大的可以到几十微法。
平时经常提到的 X7R、X5R、Y5V 等，就是陶瓷电容。那么这些符号的含义是什么？如表2.4所示为陶瓷电容的符号表示法。
表2.4 陶瓷电容的符号表示法
高速电路设计中，常用到的陶瓷电容种类有 NPO、X7R、X5R 和 Y5V。它们的区别主要在于填充介质不同，从而引起温度、电压稳定性的不同。
NPO 是温度补偿型陶瓷电容，是电容量最稳定的一种陶瓷电容。工作温度范围为-55～+125℃，可以认为在这个范围内，电容量基本保持不变。
X7R，表示工作温度范围为-55～+125℃，温度稳定性为+/-15%的陶瓷电容。
X5R，表示工作温度范围为-55～+85℃，温度稳定性为+/-15%的陶瓷电容。
Y5V，表示工作温度范围为-30～+85℃，温度稳定性为+22%～-82%的陶瓷电容。
在高频电路设计中，推荐选用NPO、X7R、X5R类型，尽量不选用Y5V类型。
某成熟的低端以太网交换机产品在进行降成本设计后，高温 55℃下测试丢包率时发现丢数据包。该问题只发生在降成本设计后的批次上，之前的产品批次均能正常工作。查询改板记录，发现设计人员为了节省成本，将单板上为交换芯片供电的电源的 10μF 滤波电容的类型由 X7R 更改为 Y5V，电容厂家是 AVX。根据厂家提供的软件 SpiCap，可以计算出在85℃时，电容容量仅为3.775μF，尚不到标称电容值的40%。而在环境温度55℃时，单板上该电容附近的温度达到了近 80℃，因此实际有效电容值相对标称值大为减小，无法满足滤波的要求，造成电源上噪声过大。将电容类型更改为同容值的X7R后，问题得到解决。
【讨论】
对于X7R、X5R和Y5V这三种类型的陶瓷电容，标称的电容值都是在环境温度25℃、工作电压等于 0V 时得到的值。如果环境温度和工作电压发生改变，则有效电容值将会发生变化。三者的区别在于变化程度的不同，其中Y5V这种类型的电容，变化最为剧烈。
利用 AVX 公司的 SpiCap 软件分析额定电压 10V、标称值 22μF 的 Y5V 电容，理想状态（即工作电压 0V，环境温度 25℃）下，有效值为标称值（22μF）。如果保持其环境温度为25℃不变，仅改变工作电压，当工作电压为5V时，有效电容值为4.4μF；当工作电压达到额定电压10V时，有效电容值仅为2.2μF。如果保持其工作电压为理想的0V不变，仅改变环境温度，可以发现当环境温度相对于 25℃升高和降低时，有效电容值都会减小，当环境温度达到85℃时，有效电容值为8.30μF，为-30℃时，有效电容值为8.36μF。
同样利用 SpiCap 软件分析 X7R 类型陶瓷电容（X5R 类型陶瓷电容的分析结果和 X7R类似），可以发现设定工作电压为理想的 0V 不变，环境温度达到极限的-55℃和 125℃时，有效电容值降到标称值的 85%左右。而假定环境温度为理想温度 25℃不变，工作电压达到额定电压时，有效电容值降到标称值的75%。
我们知道，单板工作时，电容的工作电压不可能是 0V，附近的环境温度也不可能保持在25℃，因此对电容必须进行降额设计，对X7R和X5R应至少降额20%使用，而Y5V则不建议在高速电路和环境温度变化剧烈的情况下使用。
图 2.20 所示为不同类型电容的容值随温度变化的曲线示意图，希望通过图 2.20，让大家深刻地理解电容降额的必要性。
图2.20 陶瓷电容温度稳定性示意图
贴片式陶瓷电容的 ESR 值一般都比较小，在高频滤波中这是一个优势，但有些时候，这也是一个劣势，请参考案例2-9。
由于陶瓷电容容量一般都比较小，在电源电路的设计中，单独使用陶瓷电容滤波是不适宜的，必须同时搭配使用钽电容、铝电解电容或者OSCON等类型的电容。
钽电容使用金属钽作为介质，基于钽的固态特质，具有温度特性好、ESL 值小、高频滤波性能好、体积小、节省 PCB 面积、容值较大等特点。因此钽电容一般被应用在需要大容量电容滤波的场合，如为CPU等高耗能器件滤波。
钽电容的缺点是耐电压和耐电流的能力较弱。一般要求钽电容的工作电压相对额定电压降额50%以上。遇到以下三种场合之一，钽电容的额定电压需降额70%以上使用：
（1）负载呈现较强的感性；
（2）串联电阻小；
（3）瞬变电流较大。
其原因在于，感性负载或较小的串联电阻会导致较大的瞬变电流，造成钽电容的金属钽介质被击穿。这使得在以下环节，钽电容的失效概率增大：ICT 测试、老化测试、系统开机瞬间、单板热插拔瞬间。
案例2-5中，在热插拔子板的过程中，会产生较大的瞬变电流，而连接器附近为子板电源滤波的钽电容电压降额只有25%，没有达到70%的要求，因此造成失效。
一般而言，容值越大的钽电容，其ESR值往往越小。
图 2.21 是摘取自 AVX 公司的钽电容器件资料。10μF 的钽电容，其 100kHz 时的 ESR最大值为1500mΩ；150μF的同系列钽电容，ESR最大值仅为125mΩ。
图2.21 钽电容器件资料 [3]
根据电容的等效电路，ESR 相当于电容器件的串联电阻，串联电阻越小越容易造成钽电容失效。因此在应用中需要注意，对于大容值的钽电容，更需要电压降额。从成本上来说，钽电容的价格正比于容值和额定电压的乘积，在使用大容值的钽电容时，还需要增加电压降额的比例，这势必造成成本的上升。因而在设计中，往往将若干小容值的钽电容并联以提供和大容值钽电容相同的容量，这样做，一方面有利于设计的可靠性，一方面也有利于成本的降低。
需要注意，工作在瞬变电流较大的场合，钽电容并不一定会发生永久失效。钽电容本身有较好的自愈能力，只要外界环境的影响在一定范围之内，钽电容都能自我恢复。有时在单板的调试中会发现，单板突然莫名其妙地掉电，过一会儿后重新上电又能正常工作，有可能就是因为钽电容暂时失效所致。因此，为了保证单板长期稳定的工作，必须严格执行钽电容的电压降额，同时在设计时需注意，在涉及热插拔的电源滤波电路上，尽量避免使用钽电容。
某 FPGA 的 I/O 接口电源为 1.8V，功耗 0.9W，要求电源电压的波动不超过 5%。电源完整性仿真表明，其主要噪声频段将集中在100kHz～5MHz，根据以上需求选择滤波电容的型号。
【讨论】
由于噪声频带集中在 100kHz～5MHz，可初步判断需要选择钽电容和陶瓷电容配合滤波，钽电容主要滤除低频段噪声，陶瓷电容滤除高频段噪声。
该FPGA的I/O接口电源，最大电流为0.9W/1.8V=0.5A，假定其电流波动值ΔI不会超过最大电流的50%，即取ΔI=0.25A。
则该I/O接口电源的动态阻抗为Z=ΔV/ΔI=（1.8V×5%）/0.25A=0.36Ω。
首先考虑低频段的滤波，选用钽电容，其 ESL 分量非常小，可以忽略，因此其阻抗主要由ESR和C构成，即Z CAP =|ESR+1/jωC|=[（ESR） 2 +（1/ωC） 2 ] 1/2 。
选择 AVX 公司的 22μF 电容 TPSB226＃0600，根据图 2.21 所示器件资料，在 100kHz时，其ESR最大值为0.6Ω，Z CAP =[0.36+1/（2×3.14×100×10 3 ×22×10 -6 ） 2 ] 0.5 =0.604Ω。
要求滤波电容的阻抗小于芯片动态阻抗，因此需两片 22μF 电容并联，并联后阻抗为0.302Ω，小于动态阻抗，所以可以满足低频段滤波的要求。
其次，对于高频段滤波，一般可以选用0402封装、X5R类型、1μF的陶瓷电容。
结论，针对本例需求，设计上应采用2片22μF钽电容TPSB226＃0600，与若干1μF陶瓷电容并联（建议一个I/O接口电源引脚放置一个1μF陶瓷电容），为FPGA的I/O接口电源滤波。
高速电路中，噪声频段分布得比较广泛，设计时需要将陶瓷电容和钽电容配合起来共同完成滤波功能。
铝电解电容使用电解液作为介质，外壳的铝制圆筒作为负极，内部插入一块金属板作为正极。铝电容容量大、耐压高，但温度稳定性差、精度差、高频滤波性能差，仅适用于低频滤波。
在对钽电容的介绍中提到，钽电容不适用于有较大瞬变电流的场合，而在这种场合下，就需要用到铝电解电容。例如，在单板的-48V缓启电路上，就需要用到铝电解电容。
在应用中，铝电解电容的电压降额要求至少为 20%。例如，在-48V 缓启电路的滤波电路中，要求铝电容的额定电压在60V以上。
铝电解电容一般都是插装式，因此 ESR、ESL 值都比较大，同时由于其采用液体作为介质，在极高温和极低温环境下，性能也极不稳定。
案例2-4的硬盘停止工作的问题，就是一个典型的铝电解电容在低温下性能不稳定的案例。查询铝电解电容器件资料如表2.5所示。
表2.5 铝电解电容器件资料 [4]
表 2.5 中，第二、三栏分别提供了该电容在 20℃和-10℃的 ESR 值，可以看出，在-10℃，铝电解电容的 ESR 值相对常温增大了一倍，而该案例的测试在-30℃下进行，ESR相比-10℃时又会增大很多。即在-30℃，铝电解电容的 ESR 值比常温下的值可能大好几倍，滤波性能大大降低。
从产品的长期稳定性来说，铝电解电容也可能成为隐患。因为随着产品使用时间的增加，铝电解电容内部的电解液将逐渐干涸，容量逐渐减小，ESR逐渐增大，滤波效果减弱。
所以在高速电路设计的电容选型中，应尽量避免选择铝电解电容。
严格地说，OSCON 并不是一种电容的类型，而是 SANYO 公司的一种性能比较好的电解电容的品牌。
OSCON电容外形酷似铝电解电容，其优点在于，OSCON电容ESR较小、温度稳定性相对铝电解电容较好、价格相对钽电容较低。缺点在于对绝大多数OSCON电容而言，引脚都是插装形式，并且体积比较大。
在电路设计中，DC/DC 电源的输入和输出部分往往需要布放大容量的钽电容，成本较高。在这种情况下，可以同样容值的 OSCON 电容取代，其成本仅为对应钽电容的几分之一。
本小节就高速电路设计中的常用电容类型做了详细介绍，各种电容均有自己的优势和劣势，没有哪一种类型能够完全取代其他类型，因此在设计中，设计者们需要注意结合各种电容自身的特点，配合使用，以获得最佳效果。
理解要点：
① 陶瓷电容体积小、价格低、稳定性好，但容量小。适用于高频滤波。
② 钽电容温度稳定性好、ESL值小、高频滤波性能好、体积小、能节省PCB面积、并且容值较大，但耐冲击电压和冲击电流的能力较弱。
③ 铝电解电容容量大、耐压高，但温度稳定性差、精度差、高频滤波性能差，仅适用于低频滤波。
④ 在电容应用中，应注意对阻抗—频率特性曲线的理解。
在技术资料上，经常可以看到去耦（decouple）电容和旁路（bypass）电容这两种名称。它们都不是电容的类型，而是设计者根据电容所起的作用不同而进行的人为划分。本小节不展开讲解这两种电容，只简要介绍其作用。
去耦电容，其作用是为保证器件稳定工作而给器件电源提供的本地“小池塘”。在高速运行的器件上，会不断产生快速变化的电荷需求，对于这种快速的需求，电源模块无法及时给器件提供电流以补充，只能依靠器件附近的电容给予解决。可以把电容理解成平时灌满水的小池塘，一旦小池塘附近的庄稼缺水，能立刻从小池塘得到补充，而无需求助远方的水厂。去耦电容还有另一个作用，是为高速运行器件产生的高频噪声提供一条就近流入地平面的低阻抗路径，以避免这些干扰影响该电源的其他负载。
旁路电容，其作用是为前级（如电源产生的高频噪声等干扰）提供一条流到地平面的低阻抗路径，以避免这些干扰影响正在高速工作的器件。
从以上描述可以看出，去耦电容和旁路电容没有本质的区别，从应用上说，依据公式Z=1/（2πF×C），其中F是器件工作频率，它们在高频下的作用都是为电路中的干扰提供一条流回地平面的低阻抗回路。