下载掌阅APP，畅读海量书库
立即打开
如果说芯片是电路的骨架，那么电阻就是在芯片之间起连接作用的关节。电阻的阻值、布放位置等，对设计的成功起着至关重要的作用。
某产品由业务板和主控板构成。业务板上电源监控芯片的告警信号通过背板，输送到主控板，经主控板上逻辑芯片74LVTH16244处理后连接到主控板上CPU的中断信号。
功能测试发现，强制将业务板被监控的一路电源拉地，CPU中断信号却不被使能。
【讨论】
该部分电路如图2.1所示。
图2.1 业务板与主控板之间的告警电路
考虑到单板的热插拔要求，信号和背板连接器之间都串有电阻。R 1 =1kΩ（kΩ：千欧姆），R 2 =100Ω（Ω：欧姆），R 3 =1kΩ。
进行强度测试时强制将被监控的电源接地，在业务板侧，测量业务板电源监控芯片输出的告警信号，可测得有效低电平（0V），但在主控板 74LVTH16244 侧，测得输入信号电平为1.7V，远超出低电平的输入门限。
74LVTH16244 是高阻抗输入，因此 3.3V 将在三个电阻上分压。当电源监控芯片输出低电平 0V 时，经过分压后，在主控板上 74LVTH16244 的输入端分得电平为
，超出低电平门限。将 R1 的阻值更换为 33Ω，告警时 74LVTH16244输入电平为
，仍在低电平门限之内，主控板能正确识别告警信息。
这个案例看似简单，但却暴露出一个多单板协同设计时很容易出现的问题。在本案例中，考虑到热插拔需要，单独看主控板和业务板的设计都不存在缺陷，但在协同工作时却暴露出问题。若一个产品由多块单板组成，设计者在进行单板与背板连接器接口电路设计时，必须充分考虑本单板与其他单板协同工作的问题。
需要提及的是，有些设计者会有疑问，将 R1 的阻值改为 33Ω后，74LVTH16244 输入电平0.38V虽然处在输入信号的低电平门限范围内，但裕量不是很大，能不能将R3的阻值增大，如采用 4.7kΩ等，使得告警时 74LVTH16244 输入电平进一步降低？答案是不能，这涉及逻辑器件实现电平翻转时的电流要求，将在第3章做详细分析。
某单板上PHY芯片（以太网物理层芯片）的核心电源滤波电路设计如图2.2所示。
图2.2 PHY电源滤波电路
根据 PHY 芯片资料，该电源对噪声等干扰特别敏感，因此在设计中不仅采用了 LC 滤波电路，还在电感 L 之后串联了一个 1Ω的电阻 R。LC 滤波电路能滤除高频段噪声，而本电路中的电阻 R 不仅能衰减高频段噪声，而且能衰减低频段噪声，即能作为一个全频段衰减器。这种设计方法常用于对噪声特别敏感的电源，如时钟的电源等。
单板长时间运行发现，电阻R经常爆裂。
【讨论】
设计中选用的电阻R，尺寸为0402，额定功率为1/16W，核对PHY芯片资料，其内核电源最大功耗为 300mW，即最大电流为 200mA，而该电阻的最大通流能力仅 62.5mA。当PHY全速工作时，电流将超过电阻的额定电流，造成电阻失效。
类似的案例很多，设计者在电阻选型时，对阻值往往非常关注，却比较容易忽略对额定功率的审核。
本案例中，电阻的失效能通过实验室长时间测试反映出来，这是很值得庆幸的事情。若电阻的额定电流和实际工作电流比较接近，则可能构成产品的一个潜在缺陷。
【拓展】
在本案例中，电阻起的是全频段滤波的作用，在类似应用中，电阻还有一个作用是降低电路的品质因数Q。
Q 定义为回路发生谐振时，储存能量与一周期内消耗能量之比。在一个由 R、L、C 组成的串联电路中，总阻抗Z=R+1/（jωC）+jωL=R+j[ωL-1/（ωC）]，回路谐振时，假定谐振频率为ω 0 ，则满足ω 0 L=1/（ω 0 C），此时电路的总阻抗达到最小值R，Q的值如下：
因此，回路发生谐振时，能量将集中于谐振频率点ω 0 。根据 Q 值的不同，绘制回路幅频特性曲线如图2.3所示，图中|H（jω）|是电路传递函数的模，该值越接近1，表示电路越能无损耗地传递能量。从图中可以发现，Q 值越大，能量越集中，表现为|H（jω）|的值越接近1，电路的损耗越小。
图2.3 不同Q值的幅频特性曲线
在储能电路中，Q值越大，意味着损耗越小；在选频电路中，Q值越大，意味着滤除其他频带信号的能力越强。因此在这些情况下，希望Q值越大越好。
但在电源或信号线路中，Q 值越大，通频带内特性曲线越陡峭，越容易引发振铃等现象，信号通过这种回路后容易发生失真。因此在这种情况下，希望Q值小一些比较好。
在本例所示的原理图中，加入电阻R可降低Q值，以避免电源线路的振荡。
某设计要求 FPGA 芯片兼容地支持两个厂家的存储器，经时序分析发现，这两个厂家的存储器虽然引脚的定义完全相同，但时序参数却略有差异。经时序计算后，B厂家存储器件的时钟信号线要比A厂家的长600mil（mil即米尔，是长度单位，1mil=0.0254mm）。
【讨论】
一个设计（即同一份原理图和 PCB）同时兼容两个厂家的器件，是电路设计中常见的需求，此时，0Ω电阻往往能起到极好的作用。
如图2.4所示，当采用A厂家存储器时，将R1加入物料清单中，而R2和R3不入物料清单；当采用B厂家存储器时，R2和R3加入物料清单，而R1不入物料清单。
图2.4 FPGA兼容两种存储器的设计
PCB 设计的注意事项有：第一，R2 须紧紧靠近 R1 的左边引脚放置，R3 须紧紧靠近R1 的右边引脚放置，这样做的目的是减少在时钟信号线上可能出现的分叉（stub）；第二，R2和R3之间的走线长度为600mil，以满足B厂家存储器的时序要求。
如果信号速率极高，短小的分叉将对信号完整性产生很大的影响，因此，当设计不允许信号线上存在分叉时，可以采用如图 2.5 所示的 PCB设计。
图2.5 无分叉的兼容性设计方法
在图2.5中的PCB上，将R2和R3各自的一个引脚焊盘与R1的两个引脚焊盘分别重合，R2和R3的另一个引脚通过 600mil 走线连接，从而可以完全避免在 R1 与R2、R3之间存在的分叉。采用这种方式，PCB上将出现设计规则检查（DRC）错误，可以将这个错误忽略，并通知产品工程师。
在高速电路设计中，对于电阻的应用，有四个关注点：
（1）电阻的阻值；
（2）电阻的尺寸；
（3）电阻的额定功率；
（4）电阻的精度。
其中，对于阻值，可依据电路的要求计算得到。有时候计算得到的阻值属于非常用阻值，从节省成本的角度考虑，建议采用常用阻值的电阻通过串联或者并联的方式构成该阻值。例如，363Ω的阻值，可采用常用阻值330Ω和33Ω串联构成。这样做的目的，一方面可以构建比较精确的阻值，另一方面可以避免选用非常用的电阻器件。一般而言，越是非常用的器件，价格往往越高。
对于尺寸，需注意电阻的厂家资料上往往提供有两种尺寸代码，如表2.1所示。
表2.1 电阻元件资料上的尺寸信息
表 2.1 摘自某电阻的厂家资料。表中同一系列的电阻有两种尺寸代码，一种是 EIA（美国电子工业协会）代码，另一种是公制代码。这两种代码都由4位数字构成，前两位表示电阻封装的长度，后两位表示宽度。EIA 代码是英制代码，以英寸为单位，如 0603 的电阻，表示长度为 0.06in（60mil）、宽度为 0.03in（30mil）。该电阻的公制代码为 1608，表示长度为1.6mm，宽度为0.8mm。
额定功率和精度这两项参数比较容易被忽略。案例2-2就是与额定功率相关的案例，在针对额定功率的选型时，需要注意至少降额20%使用。
关于精度，最常见的应用是在电源芯片上。如图2.6所示为Linear公司的LDO电源芯片LT3080，利用外部的电阻R SET 设定V OUT 的值。
图2.6 LT3080应用电路 [5]
在这种应用中，电阻的精度直接决定了输出电压的精度，如果选择 5%精度的电阻，则输出电源的电压波动范围将达到 10%，显然无法满足设计的要求，因此必须选择 1%精度的电阻，即使这样，仅仅因为该电阻的精度偏差，输出电源的电压偏差就达到了2%。
理解要点：
① 0Ω电阻对高速电路设计有重要的意义。
② 在功耗高的路径上，如果串联了电阻，选型时需要考虑电阻的额定功率。
③ 当电阻用于设定器件的工作参数时，应选择高精度电阻。