本章在介绍Verilog语言的发展历史之后,重点介绍了数字逻辑系统设计时需要注意的几个问题。其中包括严格的设计流程、严谨的时序分析、基于FPGA结构的设计及Verilog语言的可综合性。这些是系统设计的关键,需要读者认真把握。
有诗赞曰:
“远看石塔黑乎乎,上面细来下面粗。有朝一日翻过来,下面细来上面粗。”
老衲上台一鞠躬。蒙列位看官赏脸,贫僧又上台了,想死各位了!上面的名诗供大家一笑。为什么笑呢,这是一个好问题。如果给大家三分钟,想想答案,估计台下的臭鸡蛋就要扔上来了吧?除非大罗金仙、佛祖释迦和太上三清,估计没人能把“下面细来上面粗”的宝塔立起来。这个说法虽然和佛经(见《百喻经·三重楼喻》)里的“空中楼阁”不可同日而语,但是也算有的一拼。这个道理虽然浅显——没有好的基础,其他东西都是白搭,但是老衲在数年的经历中却也见到了不少类似之人。
别不服气,待某家问几个问题(尊长们摸着自己的良心答上一答):
可综合性知道的有多少?对于一条语句是否可综合,哪个研究过?
拿到任务,不仔细设计,直接编码的有没有?
……
很多喜欢动手的人看书,都是跳过第一章的,感觉讲的都是废话(对于一些书或许可以,甚至整本不看,老夫也不反对)。但是对于本书,吾不得不提醒大家,不看是你的损失。进而,没看第一章的人,尽管你看了后面的内容也会做出一些代码来,但是以后出去别说认识老衲,更别吹牛是老夫带出来的(丢不起那个人)。就是这么狂妄,有本事来打我!
“我本楚狂人,凤歌笑孔丘。”圣人俺都不怕,还能怕你?大不了学习高祖于鸿门之举,“尿遁·脚底抹油之术”去也。
“嗯啍,妖孽加菲休得猖狂,穆某家到了!”
老穆出现,真神出窍,小僧退避三舍……
“(韵白)开场诗一首:设计不验证,接收不发射,教学收徒不二做!某家姓穆入凡尘,地球人氏。今日听说这里妖孽横行,特来掺和是也。”
“和尚,你给我回来(拉),这戏还要往下唱呢!”
加:“(看来溜不掉了,姑且应付这个老道一番)在下不知上仙来临,唐突了。不晓得大神来临有何贵干啊?”
穆:“看你在这里不知天高地厚地说Verilog语言,不禁嘴痒了……”
加:“(嘴……痒,以为自己是欧阳锋的香肠嘴呢?)您老不是‘(教学收徒)不二做’吗,似乎鄙人和您老没有交集啊?”
穆:“我来此,一非教学,二非收徒。”
加:“那……”
穆:“专来和你抬杠!”
好戏开始了。