下载掌阅APP，畅读海量书库
立即打开
本章首先介绍了 Verilog 语言标准的结构及针对不同设计阶段的Verilog语言层次划分，然后概要介绍了开关级、门级及UDP级的Verilog概念。之后，本章介绍了常量、表达式、变量及其类型等基本概念，这些是编写代码的基础。最后，本章论述了结构化设计与模块的概念，包括模块的定义、端口的声明和模块的例化。
我们可以慢慢向前走，但绝对不能后退。
——麦兜
有句电影台词说得好：“酒要一口一口地喝，路要一步一步地走——步子迈大了，容易扯着蛋！”
“无量寿佛，太上老君急急如御令，黄冠在此稽首了！”
虽然这是一个浮躁的社会，充满着一夜暴富的神话，但是学习技术真的很少存在所谓的捷径。这么说吧，至少贫道还没有那个本事，完成“三周精通某某某”的本领。如果有听众还要速成，某家不得不说您老这本书买错了。小本经营，概不退票啊。
列位想必也听过《封神演义》吧，这套书也不是一开始就是纣王无道纳妲己，才能有姜子牙拜帅征讨殷商的啊？虽然所谓“开场三出没好戏”，但是没有前三出这压轴也不会出来的。如果哪位没耐心，过些日子再来听书也是不错的选择。但是，丑话说到前头，到时如果抱怨听不懂，妄图找我加小灶，一对一授课，那学费可是很贵的。
恐怕（霹雳火）秦明们还需要失望一段时间，也就是说，这一章里还是不会谈论到真正工程中常用的语言。的确，本章是讲Verilog的，但是讲的是这一语言的玄虚部分和FPGA、ASIC前端工作不太用到的部分。本人还需要带着听众们挑上一些日子的水（典故见经典电影《少林寺》），俗话说：根深才能叶茂，现在我们一起再发育一下根系吧。
（“老道，你倒是和他们啰唆什么啊？一句话：‘好良言难劝该死的鬼，’出去摔了跟头自然知道你说的就是金玉良言了。”入我门者，钱都是预付费交了的，浪费什么唾沫。听得我都昏昏欲睡了，你又不是大筒木，管什么世界和平！——老僧评注）
Verilog的帷幕徐徐拉开，唐老鸭说：“好戏开始了，嘎嘎！”