下载掌阅APP，畅读海量书库
立即打开
近些年来，随着小型便携式设备的普及，半导体制造商开始供给安装有多个芯片的SiP。封装向单个形态转变是基于如下背景提出来的：
● 要求促进产品的小型化和高密度安装；
● 要求提高开发速度，强化多品种小批量的制造倾向；
● 要求解决在半导体工艺中把全部功能集中到一块芯片上的SoC开发时，应关注对多品种小批量生产模式的成本和开发周期等问题。
封装技术自CSP技术开发以来，平面安装的芯片尺寸变化不太大，板级安装技术接近平面安装的界限。为此，近几年盛行封装的积层和在SiP封装体内芯片积层的技术开发。
1.SoC
（1）SoC定义
把多种芯片的电路集成在一个大圆片上，导致了由单个小芯片级封装转向硅圆片级封装，由此引出了在芯片上的系统封装SoC（System on Chip Package），如图3.1（a）所示。
（2）SoC特性
SoC是最高级的芯片。但是，系统级芯片LSI设计复杂，开发时间长，显然不适合多品种、小批量、更新换代迅速的制品。在功能的开发上柔性不足，难以满足日新月异的对IC新功能的要求。因而SoC在现代微电子设备中的应用非常有限。
2.SiP
（1）SiP定义
SiP是近些年盛行的词汇，它的定义较多，这里是指把多个半导体芯片安装在一个封装体中的半导体回路组件，统称为SiP（System in Package），即系统级封装。各芯片可通过平面布设或三维堆叠封装集成在一起，实现较高的性能密度和集成度。SiP还允许将无源元件和其他元件（如滤波器和连接器）集成在同一个封装中，如图3.1（b）所示。
（2）SiP特性
① SiP的最终目标是在一个封装体内安装系统的整个功能。这样对安装基板来说具有减少组件的触点数、降低电能消耗、提高性能、减小安装面积等优点。
② 与SoC相比，SiP的设计周期和设计成本被大幅度地压缩了，并且使器件具有更好的回路规模和自由度。这有利于小型化、薄型化和轻量化、开发周期短、交货期快的安装，具有提高电气特性，降低噪声和耗电等特点。
③ 逻辑芯片与存储芯片组合在一起的三维SiP正处在实用化阶段，安装材料也进入纳米技术领域。
④ 无铅在SiP上讯速实用化。但在安装时，因担心器件局部热损伤，各公司要求再流焊温度降到240℃以下。
⑤ 考虑回收利用的因素，正在研究具有低热膨胀、低吸水性、低感应率的液晶聚合物材料。
⑥ SiP是最高级的封装，SiP涵盖SoC，SoC简化SiP。
图3.1 SoC和SiP
（3）SiP技术简介
① SiP使用的技术要素最基本的是CSP中所使用技术的组合。
② 新加入的技术要素是芯片薄化加工技术、芯片积层技术、芯片积层中的连接技术。
● 芯片薄型化技术：在半导体前工序所使用的晶圆大约700μm厚，通常在封装中所装入的芯片一般要加工薄化到200～400μm。
● 积层技术：SiP 的最终目标是在一个封装体内安装入系统的整个功能。目前，逻辑芯片与存储芯片组合在一起的三维SiP正处在实用化阶段，下一步实现社会普及型号必须是数字与模拟的组合。在封装内芯片积层技术中，当积层的芯片数量变多时，就会产生合格率的问题。通常限定在4～5层。为解决这一问题，盛行开发使芯片薄形化的积层技术。由于每个芯片在封装前都预先进行测试，所以积层后的合格率还是较高的。
● 连接技术：与基板的连接一般采用键合技术。积层封装的键合技术必须是从底层焊盘上的芯片到顶部芯片的连接，如图3.2所示。
③ 在封装内芯片积层技术中，盛行使用芯片薄形化的积层技术。
④ 为制作超薄型封装，搭载芯片的基板采用环氧玻璃板和聚酰亚胺带。
⑤ 不同种类的器件也能积层安装，其中的连接技术有TAB技术和CoF（Chip on Film）技术等。
⑥ 芯片堆叠绝大多数为双芯片堆叠。最具经济效益的是4～5个芯片的堆叠。
图3.2 SiP连接技术
（4）SiP的板级安装
SiP的安装方法包括：在印制板上平面配置芯片的形态（主要使用BGA）；在印制板上直接积层芯片的形态（主要使用CSP）；在芯片上设置贯通孔进行芯片直接连接；使用倒装芯片连接等方法。
当封装体安装有多个芯片的SiP与基板连接时，其可靠性比通常的CSP稍差。这是因为硅的总厚度大，热膨胀系数比CSP小的缘故。为了确保连接可靠性，通常封装体安装在基板上后多进行底部填充。
以往的SiP是由半导体芯片组合构成的，但当SiP组合在基板上进板级安装时，期望进一步小型化、高密度化，具体的措施是同时进行无源器件的内藏和半导体芯片内藏。实现基板加工技术与安装技术相结合并行推进的技术，是未来所瞩目的。
3.SoC和SiP的应用
SiP最初是在存储器中开发的技术。当时被称为MCP，因其可提升DRAM的容量和通路幅宽而被实际应用在数码相机上。随后，针对手机用户对高密度安装的要求，推出了SRAM与快速存储一体的产品。采取的措施是，在它的前工序制作了容量被标准化了的芯片，通过将其组合，使之成为在容量上具有柔性的存储器。此后，相继开发了应用于承担信息处理的微机上安装的SiP、传感器芯片与信号处理LSI、模拟回路与数字回路的混载和高频回路等。尽管这些开发正被实用化，但这只不过是以半导体制造商的设计为基点将半导体芯片换来换去而已。故应建立一套从用户的需求自由设计，半导体制造商可以供给的体制。
通过上述分析，对SoC和SiP 的特点可归纳如下：SiP不仅有利于小型化、薄型化和轻量化，而且能很好地适用多品种小批量、开发周期短、交贸期快的安装。但更重要的是提高了电气特性。芯片间的配线长度比板级安装更短，配线的负载变小，所以噪声低，耗电也低。由于配线变短，可以细间距连接，从而扩展了芯片间的连接频宽，可以期待性能的进一步改善，而且在现有技术情况下容易实现。故与单片化相比，不论是开发成本及设计的自由度等，从实现系统LSI方面（成本、开发周期和机能）的市场观点看，其作为将来的新技术而受到关注，如图3.3所示。
图3.3 系统化的对应（多芯片组件和单片）
1.HIC定义
HIC，又称厚膜集成电能。它是利用丝印机、膜厚测试仪，烧结炉，激光修调机，贴片机等在基片上以膜的形式印刷导体、电阻、包封釉等桨料，并通过烘干烧结后，再将各种弱电电子元器件用表面贴装工艺安装在一起，然后经数据写入、调试，封装成一个局部电路。如图3.4所示。同时还可采用SMT工艺将各种微型元器件进行二次集成，以及采用裸芯片安装技术制造多芯片电路（MCM）。
图3.4 HIC
（1）特点
● HIC可使用各种电气元件，如专用的小型化电阻、电容、IC、继电器、传感器等，使得制成的电路不仅体积小，重量轻，而且功能很强大。
● 可使用各种电路基板，如印制电路板、绝缘塑料板、陶瓷基板等获得不同的机械性能。
● 能使用不同的包装，如塑料、金属、半金属封装、胶封或裸封等，因而具有不同的外形、体积和防护性能。
● 可适合大批量自动化流水线作业，因而产能高，生产成本低，产品一致性好。
● 制造导体串联电阻小，线条间距小，电阻温度系数低，电阻精度高。
● 多层、高密度、高精度、低漂移、寿命长。
（2）用途
用途异常广泛，可广泛应用于宇航、军事装备、机动车辆、电视、各类通信设备及终端产品、雷达、炮弹引信、娱乐设备等。
2.发展前景
HIC与半导体集成电路相比具有其独自的特点，不仅可弥补半导体集成电路的不足，而且能充分发挥半导体集成电路高集成度、高速度等特点。成为实现电子系统小型化、高性能、多功能、高可靠性等的技术途程。
通过厚膜混合集成和薄膜混合集成，既可实现大功率，高精度、高稳定以及混合微波等不同用途的集成电路，又可进一步制得高密度、高可靠、高速、多功能的微电子组件。为实现系统集成提供了一条极为有效的技术途径。
随着电子整机和系统对小型、轻量、高速、多功能的迫切要求，以及半导体集成电路向LSI、ⅤLSI和ⅤHLSI的发展，混合集成技术将走向更高级阶段的高级混合集成电路（AHIC）。就其功能而言，AHIC已不是单一功能的简单HIC，而是混合集成电路的微电子部件或子系统；就其电路规模而言，AHIC已属于混合大规模集成电路（HLSI）或混合甚大规模集成电路（HⅤLSI）范畴，其结构特点是组件化，故今后数年将是混合集成电路组件化的年代。AHIC的发展使得混合集成技术与半导体单片集成技术更为紧密地结合起来，相辅相成，成为微电子技术中不可分割的极重要部分。