下载掌阅APP，畅读海量书库
立即打开
本章介绍 ASIC 与 FPGA 设计的基础知识。除了基本历史与概念之外，特别提醒读者注意 Verilog 语言的可综合性以及用语言来描述电路这两个十分关键的基本思想。其次，有关最重要的时钟信号、设计中面积与速度的关系，本章也做了介绍。之后，本章介绍了数字逻辑设计中最基本的三种技巧：查找表、时分复用和流水线的设计问题。最后，本章介绍了对于验证工作极为重要的测试代码的设计问题。
阅读建议：本章是基本概念的介绍，对于初学者建议最少要把握文中的思想，并且在设计的时候按照这些思想进行设计。对于已经具有工程基础的读者，也建议阅读并且与自己的工程实践相互印证。
武侠小说总是有一个套路，主人公在被责罚面壁思过之时（或者被仇家所逼，掉落悬崖之后），偶遇“高人指点，异人传授”（或者吃了“五百年一开花，五百年一结果，五百年一成熟”的奇花异草/珍奇异兽），于是乎就打通了任督二脉，学得一身绝世武功，仗剑行走江湖，创建不世伟业，成为一代大侠。
可惜啊，“理想是丰满的，现实是骨感的”。在贫僧十几年的念经生涯中，从来没有遇到此种好事，所以还在此处打杂。于是乎全面总结道：“小说里都是骗人的”。贫僧掐指一算，在看这本书的列位遇到的这种奇迹的概率，大约也是“在一次试验中，小概率事件出现的可能性可以忽略”。所以，大伙儿还是“直面惨淡的人生”，老老实实地听贫僧来掰扯掰扯如何进行数字逻辑设计为好。
俗话说得好：“万事开头难。”为了如何给本书的头一炮打响，颇费了贫僧不少神经元细胞（这个神经元对于个人来说可是不可再生资源，可惜市面上不值钱了）。却说佛祖释迦摩尼在悟道之后，先是“以身饲虎”、“割肉喂鹰”，这些后来被说成了“小乘”，只能修到“阿罗汉”的等级。再后来，其人在舍卫城给孤独园等地，云山雾罩地向“众比丘”、“众比丘尼”等说了些“法非法，非法非非法，是名法”之类的玄虚，被称为“大乘”方是成佛的大道。贫僧最终决定，从“大乘”的基本知识和基本思想说起，趁着诸位不知所云的时候，再讲“小乘”的各种单元设计。这就是《孙子兵法·计篇》里面说的“乱而取之”的道理，南无阿弥陀佛。
当前社会是一个“快餐文化”盛行的社会，众人做事都喜欢“捞干的”。捞来捞去的，不知道捞到了什么，反正贫僧没看到捞到把技术水平提升很高的。不过话说回来了，现在技术不值钱，与其辛苦地去提升水平，还不如去捞到管理层的机会来得实在。这是大趋势，贫僧也没法解决。但是，既然各位买了本书，贫僧还是要从最基础的知识和概念说起。最起码，不能叫各位作出“C语言”风格的HDL（Hardware Description Language，硬件描述语言）来。这种风格在各个公司还真的很流行，但是确确实实属于“妖魔外道”，是贻害无穷的异端邪说。
这一章里面，就会系统、全面地给诸位介绍这些基本的概念和观念。这就像运动员的基本动作训练一样，看起来和做起来都显得很单调，但是一旦建立了习惯，你会得益终身的。还在座的各位属于有耐心的，今后成就不可限量啊。走的各位，也没关系，以后他们会回来的。但是，这个和打球是一个道理，开始基础不足而练出一身野路子，再扳回来反而更累。
闲言少叙言归正传，下来我们从遥远的历史开始讲起。