1.3 高速串行传输技术的推动力

1.3.1 I/O技术的不断改进

1.工艺进步推动 I/O技术发展

随着集成电路和半导体技术的发展，当前的接口芯片制造工艺已经达到超深亚微米甚至纳米级。在工业界，德州仪器（TI）在 2009年推出的四通道 SerDes芯片 TLK3134，采用 90nm 制造工艺，其速度可以达到 30Gb/s，2012 年推出 65nm 工艺下的收发器TLK10034，支持 40G以太网标准。安华高科技公司在 2007年推出 65nm工艺下的 17Gb/s的 SerDes 芯片，最新更是推出 40nm 工艺下的速度达到 25Gb/s 的 SerDes 芯片。Xilinx公司在 2013 年 12 月推出 20nm 工艺下的 Virtex UltraScale GTY 收发器，最高支持32.75Gb/s，最大支持 120个收发器，峰值带宽可达 5.8Tb/s。Altera公司的 Stratix V GT FPGA采用 28nm工艺，集成了 28.05Gb/s的收发器。在学术界，Intel Santa Clara研究室在长度为 24in的 PCB走线上，采用 32nm CMOS工艺设计了一种速率为 11.8Gb/s的收发器。中国台湾国立大学设计了一款基于 FR4基板的接口电路，在 65nm CMOS工艺下达到 21Gb/s的传输速率。以色列 VLSI系统研究中心 Technion基于 Wave pipelined异步比特位流串行连接，设计了一款异步收发电路，使得数据周期降低到单门延迟级别，在65nm的工艺下，7mm铜金属互联数据传输速率达到 67Gb/s。半导体制造工艺的不断进步及接口芯片制造工艺的高速发展都极大地推动了高速 I/O接口的发展及普及应用。

2.低电压高速 I/O技术

随着集成电路工作频率的不断提高，常规的 CMOS 和 TTL 电平传输接口由于供电电压高、功耗高、转换速度慢等自身的电路特性和信号特点，已不再适应高速 I/O接口。为了实现高速信号传输节省功耗和降低成本，研究人员提出低电压低摆幅的信号传输技术，开发了 GTL、SSTL、LVPECL、LVTTL、LVDS、CML等多种电平标准的传输接口，用来代替传统全摆幅的 TTL和 CMOS电平的传输接口。其中，CML和 LVDS电路采用低电压小摆幅、差分信号传输，以及驱动模式，具有高速度、低噪声、低功耗和低成本等优点，广泛应用于多种高速串行传输协议的物理层电路中。

LVDS电路又称低电压差分信号，是 20世纪 90年代出现的一种数据传输和接口技术，由美国的国家半导体公司率先提出，并于 1996年制定为 IEEE标准。LVDS物理接口采用 1.2V电压，信号逻辑摆幅很小，一般只有 350～400mV，能实现快速反转，因此传输速度可以很快。LVDS 具有恒定电流、低电压摆幅、低边沿速率、奇模差分信号等电气特性，因而在传输过程中只产生很低的电磁干扰，对共模输入噪声信号有更强的抵抗能力。LVDS 使用恒定的电流源驱动器，随着工作频率的增加，其电源电流仍保持平坦，因此，恒定电流驱动模式大大降低了 LVDS的功耗。

LVDS 的核心是采用低电压低摆幅将数据高速差分地传输出去，可以实现点对点或者一点对多点的连接，具有低功耗、低误码率、低串扰和低辐射等特点，适合长距离传输，能够在广泛的应用领域中解决高速数据传输的瓶颈问题。

CML（Current Mode Logic）技术起源于 ECL，来自于通用电气公司，是继 ECL和LVDS之后出现的一种传输差分信号的非官方标准的高速串行接口技术。CML是点对点的高速传输接口，其端接电阻一般都在发送器或者接收器的内部芯片中实现，无须任何外接电阻。CML技术采用低电压摆幅、差分信号传输和电流驱动模式，具有高速度、低功耗、低噪声和低成本等优点，在高速传输领域具有广阔的应用前景。目前，传输速率在 2.5Gb/s以上的串行接口电路一般都会采用 CML技术。根据不同的设计方法和制造工艺，CML的数据传输速率可以达到几 Gb/s甚至十几 Gb/s。

3.差分高速 I/O传输技术

随着制造工艺的进一步提高，电路集成度的加大，供电电压的降低，以及速度的提高，使得噪声和功耗对电路性能的影响日益凸显出来，传统的单端信号传输不再适应高速数据通信。高速数据通信中信号的完整性越来越引起人们的关注，为了解决噪声和功耗等对电路性能的影响，提高信号完整性，差分信号传输技术应运而生。

差分结构最大的优点在于其能有效抑制噪声，同时能增加输出摆幅，显著降低系统的功耗。差分信号传输采用两条传输线传输互补的两个信号，在接收端接收到的信号是两个互补信号的电位差，这个差值称为差分信号。一般情况下，外界噪声对两个信号的干扰是相同的，因此差分传输具有很强的抗干扰能力。

在高速数字 PCB设计中，运用差分传输线传输高速信号是控制破坏信号完整性因素的有效措施之一。差分传输线具有抗噪声、抗干扰、有效抑制返回路径引起的地噪声和电磁耦合干扰及信号失真的优点，是高速互联中常用的传输方式。数据传输速率上升到吉比特以后，越来越多的串行电路采用了差分信号的形式，用于提高信号的完整性和减轻电磁干扰。同时，采用差分电路设计的通信系统无论在性能指标还是电磁兼容方面都明显比传统的基于单端设计的系统性能要优越。

差分信号传输相对于单端信号传输而言，存在以下优点。

（1）抗干扰能力强。因为差分走线由两根走线紧密耦合，当外界存在噪声干扰时，几乎同时被耦合到两条线上，而接收端关心的只是两信号的差值，所以外界的共模噪声可以被完全抵消。

（2）能有效抑制 EMI。同样的道理，由于两根信号的极性相反，它们对外辐射的电磁场可以相互抵消，耦合得越紧密，泄漏到外界的电磁能量就越少。

（3）时序定位精确。由于差分信号的开关变化位于两个信号的交点，而不像单端信号那样依靠高、低两个阈值电压判断，因而受工艺、温度的影响小，能降低时序上的误差，同时也更适合于低幅信号的电路设计。

1.3.2 多重相位技术

多重相位技术是实现高速串行 I/O 通信的重要技术之一。多重相位技术在时钟的不同相位对串行数据流进行采样，将串行数据流转化为并行数据输出，从而实现了低速时钟处理高速时钟的数据。图1-16为采用多重相位技术提出数据的示例图，由锁相环的多相时钟产生器输出 4 个相时钟信号，即分别在 0°、90°、180°和 270°上采样数据，最后由零相位时钟信号同步并行输出。采用多重相位提取电路，若输入的串行数据流比特率为 x，则并行输出的数据流比特率为 x/4。

在图1-16中，第一级触发器的输出 a、b、c和 d信号及并行输出数据波形如图1-17所示。

在上述多重相位提取电路示例中，相位要求等差排列，且采样时钟频率严格等于输入数据流速率的 1/4。

1.3.3 线路编码技术

线路编码机制将输入的原始数据转变成接收器可以接收的格式，同时保证数据流中有足够的时钟信息提供给接收端的时钟恢复电路。编码技术提供一种将数据对齐到字的方法，同时线路可以保持良好的直流平衡，增加了数据的传输距离，提供了更有效的错误检测机制。除此之外，线路编码机制也可用来实现时钟修正、块同步、通道绑定和将带宽划分到子通道。线路编码机制主要有两种：数值查找机制和自修改数据流或扰码器机制。目前常用的有 8b/10b编码和 64b/66b编码。

1.8b/10b编码技术简介

8b/10b编码是 1983年由 IBM公司的 Al Widmer与 Peter Franaszek所提出的数据传输编码标准，目前已经被广泛应用于高速串行总线，如 IEEE 1394b、SATA、PCI-Express、Infiniband、FiberChannel、XAUI、RapidIO、USB3.0等。8b/10b编码将待发送的二进制数据由 8位代码组转换成 10位代码组，其目的是保证直流平衡，以及足够密集的电平转换。

8b/10b 编码示意图如图1-18 所示，原始 8b 数据分成两部分，即低位的 5 比特EDCBA和高位的 3比特 HGF。低 5位经过 5b/6b编码成为 6比特码 abcdei，高 3位经过 3b/4b 编码成为 4 比特码 fghj，最后再将两部分合起来，组成一个 10 比特码abcdeifghj。

5b/6b编码和 3b/4b编码都可以使用基于查找表的方式来实现。习惯上，人们将原始8b数据记为 D.X.Y，其中，X代表低 5位的十进制数值；Y代表高 3位的值，如原始数据为 101 10101，X=10101（21），Y=101（5），因此这 8b数据就写作 D.21.5。8b/10b编码中还用到 12个控制字符，它们可以作为传输中帧起始、帧结束、传输空闲等状态标志，与数据字符的记法类似，控制字符一般记为 K.X.Y。8b数据有 256种，加上 12种控制字符，总共有 268种，而 10b数据有 1024种，从而可以从 1024种待选编码中选取一部分来表示 8b数据。

将 8b码编码成 10b码后，10b码中 0和 1的位数只可能出现 3种情况，即有 5个 0和 5个 1、有 6个 0和 4个 1，以及有 4个 0和 6个 1，这也是在 1024种待选编码中选择 8b/10b码字的条件。8b/10b编码中使用不一致性（Disparity）来描述 10b码中 1的位数和 0的位数的差值，上述 3种情况的不一致性分别为 0、-2和+2。由于数据流不停地从发送端向接收端传输，每一个 8b的编码会随着前面数据累积的不均等性的状态而产生正确的映射关系，这个作为判断的状态称为运行不一致性（Running Disparity，RD），RD仅有两种状态：+1和-1，分别表示 1的位数比 0多和 1的位数比 0少，其初始值设为-1。RD值的改变依赖前一个 RD及当前 6b码或 4b码的不一致性，其变化规律如表 1-6所示，当 PRD（Previous RD）=-1时，表示之前传输的数据中 0的个数多，如果当前 6b码（4b码）的 Disparity=0，表示 0 的个数等于 1 的个数，则 NRD（Next RD）不变，如果Disparity=+2，表示 0的个数比 1的个数少，则 NRD=+1，以此保证码流的直流平衡。数据经过 8b/10b编码后，连续的“1”或“0”基本不超过 5位，从而使两条差分信号线中的电荷保持平衡，具有强大的直流平衡能力，减小差分信号的直流分量。

经过 8b/10b编码后的 10b码在发送时，一般按照先发送低位再发送高位的顺序依次发送各个比特位，即先发送码位 a，最后发送码位 i。在 8b/10b编码中将 K.28.1、K.28.5、K.28.7作为 K码控制字符，称为“comma”。在任意数据组合中，comma码只作为控制字符出现，而在数据负荷部分不会出现，因而可以利用“comma”字符指示帧的开始和结束标志，或时钟修正和数据流对齐的控制字符。

2.64b/66b编码技术简介

64b/66b编码是由 IEEE 802.3工作组为 10G以太网提出的，目的是减少编码开销，降低硬件的复杂性，并作为 8b/10b 编码的另一种选择，以支持新的程序和数据。当前64b/66b编码主要应用于 Fiber Channel 10GFC和 16GFC、10G以太网、100G以太网、10G EPON、InfiniBand、Thunderbolt和 Xilinx的 Aurora协议。

64b/66b编码将 64b数据或控制信息编码成 66b块传输，66b块的前两位表示同步头，主要用于接收端的数据对齐和接收数据位流的同步。同步头有“01”和“10”两种，“01”表示后面的 64b都是数据，“10”表示后面 64b是数据和控制信息的混合，其中紧接着同步头的 8b表示类型域，最后的 56b表示控制信息或者数据或者控制信息与数据的混合。64b/66b编码格式如图1-19所示，其中 D表示数据码，每个数据码 8b，Z表示控制码，每个控制码 7b，S表示包的开始，T表示包的结束，S只会出现在 8字节中的第 0和第 4字节，T 能够出现在任意字节。除前同步码外，64b 的数据必须经过扰码后进行传输，64b/66b编码使用的扰码器为 X ⁵⁸ +X ³⁹ +1。

1.3.4 扰码传输技术

数字通信系统以数字信号传递信息，是当代通信技术的主流，图1-20为数字信号在数字通信系统中的传输过程，模拟信号在经过抽样、量化和数字编码等处理之后也可以在数字系统中传输。单就整个传输过程中的编/解码处理而言，信源编码的主要作用是数据压缩，在传输模拟信号时，模数转换过程也由信源编码模块完成；而纠错编码和交织则主要是为了对抗信道的随机错误和突发错误。

只进行信源编码、纠错编码和交织等编码处理并不能保证信息数据的正常传输：（1）由于实际通信系统所传输信息的统计特性各不相同，且大多数时候都不是随机的，待传输的数据流中可能出现连“0”或连“1”，这将给定时信息的提取造成困难。（2）由于信息编码方案及语言组织习惯的不同，传输数据的某些比特模式可能会引发模式依赖抖动，在相邻脉冲间引起串扰。

为了避免这种通信不可靠现象的发生，人们引入了扰码机制。扰码是一种将数据重新排列或者进行编码以使其随机化的方法，主要作用是将数字通信中的“0”和“1”分布随机化，从而使比特信息模式被随机化，进一步减轻了抖动和码间串扰，提高了通信的可靠性。从本质上讲，扰码正是为达到上述目标而在待传输数据进入信道传输之前，对其进行的比特层的随机化处理过程，与扰码过程相对的解随机化过程即为解扰。

扰码的数学原理使用了多项式，多项式的选择通常是基于扰码的特性，包括生成数据的随机度，以及打乱长的连 0和连 1的能力。一个简单的扰码器包含一组排列好的触发器，用于移位数据流。大部分的触发器只需要简单地输出下一个比特流即可，但是在某些复杂的扰码电路中，触发器需要与数据流中的历史比特进行逻辑运算（与和或运算）。基本的扰码逻辑电路如图1-21所示。

1.3.5 发送预加重技术

1.发送预加重技术原理

由于传输线具有低通滤波的特殊性质，在背板上传输高速信号势必会对信号产生衰减，特别是趋肤效应和电介质损耗的影响尤其明显。趋肤效应存在以下现象：随着频率的增加，大部分电流将集中于外部导体上。由趋肤效应所引起的损耗与频率的平方根、走线的宽度和高度成正比。介电损耗是由板电介质热损耗所引起的，且随着频率线性的增加，导致在较高频率上，介电损耗成为一个无法忽略的问题。传输信号的损耗和衰减对信号的完整性造成很大影响，表现为在传输线中信号沿的斜率变缓，导致码元宽度变宽，在接收端接收到的信号幅度下降，抖动增加，从而导致信号眼图趋于闭合，造成接收端无法识别信号，误码率上升。图1-22为串行数据经过传输损耗后的信号眼图，信号眼图的眼高很低，表明信号抖动很大，从而导致接收数据的误码率很高。

发送预加重技术是高速传输数据时常用的一种技术，预加重前后效果如图1-23 所示。在发送端，通过增加一串相同符号中首位符号的输出级，降低随后符号的输出级，来预先抬高输出信号频谱中的高频分量，补偿传输通道的低通滤波效应。

预加重电路的信号波形如图1-24所示。在传输信号发生跳变时，预加重电路可以对信号进行一定量的过驱动，使得信号摆幅明显增加；而当信号中出现连续的相同数值时，在第一位进行过驱动后，后面连续相同的位减小驱动电流，导致信号电平摆幅减小。因为信号中的高频分量一般会存在于跳变沿，在信号发生跳变时对其进行过量驱动就会增加高频分量，而信号出现连续相同数值时通过减少信号摆幅衰减了低频分量，因此预加重电路既可以放大高频部分，同时可以衰减低频部分。

2.发送预加重实现方法简介

发送预加重技术主要是通过采用多抽头的有限冲激响应（FIR）均衡滤波器来实现的。二阶预加重的工作原理图如图1-25 所示，x（n）为原始输入信号，y（n）为预加重后的输出信号。二阶预加重电路首先对原始输入信号进行延迟反相处理，产生另外一个信号量，称为预加重激励信号。预加重激励信号是原始输入信号的反相，且在时域上产生一个单位时间的延迟，通过预加重系数 b ₀ 和 b ₁ 进行调节。原始输入信号和激励信号首先转换为一定大小的电流，再将两电流累加后转换为电压，最终得到经过预加重处理的信号。预加重处理前、后的信号如图1-26所示。

预加重技术是克服信号在传输线中损耗的有效方法，但是过强的预驱动强度会产生电磁干扰（EMI），增大了邻近通道上的串扰，因此需要对预加重的比率进行合理设置。同时，不同的信号通道对高频信号的衰减程度不同，预加重的幅度就会不同。过度加重往往会降低接收信号的质量，效果反而会适得其反。不同的信道损耗补偿需要不同程度的信号预加重，为了能够适应多种信号通道的特性，预加重功能一般都支持可编程模式。如图1-27为 Xilinx Virtex-6 GTX收发器结构中就设置了参数可编程的预加重单元电路，通过配置不同的 TXPOSTEMPHASIS、TXPREEMPHASIS 和 TXDIFFCTRL 参数对传输信号进行不同的预加重处理。

1.3.6 接收均衡技术

1.接收均衡技术简介

随着线路传输速率的不断提高，传输过程中信号的损失变得越来越严重，产生码间干扰和信号衰减，为了降低高速信号传输中因传输线损耗而造成的数据丢失，提高传输系统的性能，减小误码率，除了在发送端采用发送预加重技术外，在接收端一般采用接收均衡技术，如图1-28所示。接收均衡器通过在接收端放大信号中的高频组分，低频组分基本保持不变，来补偿由于传输线的损耗而对信号造成的衰减。

传输线的损耗函数如同“低通滤波器”一样，因此接收均衡电路要实现信号的恢复就必须实现与之相反的频率特性，即具有放大功能的高通滤波器，如图1-29所示。均衡器的频率特性正好与传输通道中高频分量比低频分量衰减快的频率特性相反，表现为频率低衰减快，频率高衰减慢，用这一相反的特性来实现均衡，使得传输通道呈现出相对平坦的频率响应，从而改善接收信号的眼图性能，因此均衡技术称为开眼（Eye Opening）技术，如图1-30所示。经过均衡电路的信号与原始传输信号几乎一致，保证了信号的传输质量。

接收均衡技术是通信系统中一项重要技术，通过在接收端补偿高频传输信号在传输线上的衰减，降低误码率，广泛应用于当前的高速数据传输接口。为了适应不同信道传输的特性，均衡电路一般设计成可编程结构。发送预加重技术往往会导致预加重后波形在叠加上反射波形后变得很难控制；而线性均衡技术虽然会同时提高噪声的增益，但目前的布线均能保证线路上有较高的信噪比，基本可以克服均衡技术的缺点，因此建议在实际应用中尽量先使用接收均衡技术，在均衡技术无法补偿的情况下，再采用预加重技术。

2.接收均衡技术的实现方法

均衡器电路分为无源均衡器和有源均衡器。无源均衡器是无源电路，其频率响应可以补偿传输衰减，因而可以将无源均衡器看作一个滤波器，将传输线所使用的各个频率通过，而将传输线没有使用的其他频率滤除，使得整体的频率响应变平坦。无源的 RLC网络均衡是一种低成本的均衡技术，其设计原理是侧重在某种程度上衰减信号的低频分量，来补偿由于通道损耗而衰减的高频分量，使得整个信号的衰减较为一致，无源 RLC网络均衡的组合很多，广泛使用的主要有 4元件的 RC均衡器和 6元件的 RLC均衡器，如图1-31所示。其中，（a）为 RC均衡器，（b）为桥接 H型 RLC均衡器。无源均衡器比较容易实现，并且工作频率可以在很宽的范围内。但由于无源器件对工艺、环境温度等因素较敏感，使得无源均衡器的应用范围受限。

根据调节系数方式的不同，有源均衡器分为手动调节均衡器和自适应有源均衡器。手动调节均衡器有一个简单的控制参数用于设置高增益或低增益，比较适合于不变系统中，如芯片到芯片，ATCA 机箱的背板系统，以及固定长度电缆的系统。自适应均衡器的实现要复杂得多，采用递归算法估计信道特性，不断随信道特性的变化连续地改变均衡器参数来调整滤波器参数，补偿信道特性失真，故自适应均衡器是以闭环形式实现的。自适应横向均衡器如图1-32所示，带噪声的信号通过横向滤波器输出后与作为参考信号的延时输入信号进行比较，输出的误差信号对某种自适应算法进行控制，从而实现对自适应滤波器抽头系数的调整。