下载掌阅APP，畅读海量书库
立即打开
3.10 定点数除法运算的HDL描述
本节将使用VDHL语言描述无符号定点数的除法运算和有符号定点数的除法运算。
无符号定点数除法运算的计算过程如图3.27所示。
图3.27 无符号定点数除法计算的计算过程
无符号定点数除法运算的VHDL描述如代码清单3-23所示。
代码清单3-23 无符号定点数除法运算的VHDL描述
注 ：（1） 读者可以定位到本书所提供资料的\fpga_dsp_example\fixed_point_div\un-signed_div路径中，打开该设计的可综合文件。
（2） 读者可以定位到本书所提供资料的\fpga_dsp_example\fixed_point_div_sim\unsigned路径中，打开该设计的仿真文件。
无符号定点数除法运算的仿真结果如图3.28所示。
图3.28 无符号定点数除法运算的仿真结果
思考与练习3-28 ：请分析无符号定点数除法运算的仿真结果，验证设计的正确性。
有符号定点数除法运算的VHDL描述如代码清单3-24所示。
代码清单3-24 有符号定点数除法运算的VHDL描述
注 ：（1） 读者可以定位到本书所提供资料的\fpga_dsp_example\fixed_point_div\signed_div路径中，打开该设计的可综合文件。
（2） 读者可以定位到本书所提供资料的\fpga_dsp_example\fixed_point_div_sim\signed路径中，打开该设计的仿真文件。
有符号定点数除法运算的仿真结果如图3.29所示。
图3.29 有符号定点数除法运算的仿真结果
思考与练习3-29 ：请分析有符号定点数除法运算的仿真结果，验证设计的正确性。