下载掌阅APP，畅读海量书库
立即打开
3.8 定点数减法运算的HDL描述
本节将使用VDHL语言描述无符号定点数的减法运算和有符号定点数的减法运算。
无符号定点数减法运算的VHDL描述如代码清单3-19所示。
代码清单3-19 无符号定点数减法运算的VHDL描述
注 ：（1） 读者可以定位到本书所提供资料的\fpga_dsp_example\fixed_point_sub\un-signed_sub路径中，打开该设计的可综合文件。
（2） 读者可以定位到本书所提供资料的\fpga_dsp_example\fixed_point_sub_sim\un-signed路径中，打开该设计的仿真文件。
无符号定点数减法运算的仿真结果如图3.22所示。
图3.22 无符号定点数减法运算的仿真结果
思考与练习3-24 ：请分析无符号定点数减法运算的仿真结果，验证设计的正确性。
有符号定点数减法运算的VHDL描述如代码清单3-20所示。
代码清单3-20 有符号定点数减法运算的VHDL描述
注 ：(1)读者可以定位到本书所提供资料的＼fpga_dsp_example＼fixed_point_sub＼signed_sub路径中，打开该设计的可综合文件。
（2）读者可以定位到本书所提供资料的＼fpga_dsp_example＼fixed_point_sub_sim＼signed路径中，打开该设计的仿真文件。
有符号定点数减法运算的仿真结果如图3.23所示。
图3.23 有符号定点数减法运算的仿真结果
思考与练习3-25 ：请分析有符号定点数减法运算的仿真结果，验证设计的正确性。