下载掌阅APP，畅读海量书库
立即打开
3.7 定点数加法运算的HDL描述
本节将使用VDHL语言描述无符号定点数的加法运算和有符号定点数的加法运算。
十进制无符号定点数加法的计算方法和二进制无符号定点数加法的计算方法如图3.19所示。
图3.19 十进制无符号定点数加法的计算方法和二进制无符号定点数加法的计算方法
无符号定点数加法运算的VHDL描述如代码清单3-17所示。
代码清单3-17 无符号定点数加法运算的VHDL描述
注 ：(1)读者可以定位到本书所提供资料的＼fpga_dsp_example＼fixed_point_add＼unsigned_add路径中，打开该设计的可综合文件。
（2）读者可以定位到本书所提供资料的＼fpga_dsp_example＼fixed_point_add_sim＼unsigned路径中，打开该设计的仿真文件。
无符号定点数加法运算的仿真结果如图3.20所示。
图3.20 无符号定点数加法运算的仿真结果
思考与练习3-22 ：请分析无符号定点数加法运算的仿真结果，验证设计的正确性。
有符号定点数加法运算的VHDL描述如代码清单3-18所示。
代码清单3-18 有符号定点数加法运算的VHDL描述
注 ：（1） 读者可以定位到本书所提供资料的\fpga_dsp_example\fixed_point_add\signed_add路径中，打开该设计的可综合文件。
（2） 读者可以定位到本书所提供资料的\fpga_dsp_example\fixed_point_add_sim\signed路径中，打开该设计的仿真文件。
有符号定点数加法运算的仿真结果如图3.21所示。
图3.21 有符号定点数加法运算的仿真结果
思考与练习3-23 ：请分析有符号定点数加法运算的仿真结果，验证设计的正确性。