编译屏蔽是一个设计命令，用于高效地将设计的某个部分隐藏。这样，在对设计进行编译时，对该部分电路不进行任何处理。因此，我们就可以人为地屏蔽对该部分电路的错误检查。如果需要对其他指定区域中的活动文档或工程进行编译，但又不想让设计中没有完成的部分所产生的编译消息引起混乱，这种方法是非常有用的。

假设，对于如图 6.52所示尚未完成的电路而言，在对设计其他部分进行编译时，就需要屏蔽掉这部分电路。

在原理图编辑器主界面，执行菜单命令 Place->Directives->Compile Mask，出现一个十字光标，将其放置到需要屏蔽电路的起点，然后按住鼠标左键，并拖曳鼠标，在需要屏蔽电路的终点，释放鼠标左键。这样，就通过一个矩形框，将需要屏蔽的电路放置在这个具有编译屏蔽功能的矩形框中。从图6.53可知，屏蔽后的电路变成灰色。