一旦执行所有的 ECO，元件和网络将出现在 PCB工作区中，在板边界的右侧，如图3.3所示。

在开始对PCB上的元件进行布局之前，要配置某些PCB工作区和板的设置，如叠层、栅格和设计规则。

3.2.1　配置显示层

叠层用于制造电路板，包括信号、电源平面、屏蔽和丝印层，PCB编辑器也支持其他的非电气层，以下面的方式将层进行分组：

（1）电气层，包含32个信号层和16个内部电源平面层。

（2）机械层，有 32个通用的机械层，用于设计任务，如尺寸、制造细节和装配指令，或者特殊目的的任务，如glue dot层。可以有选择地将这些层包含在生成打印或Gerber输出中。此外，它们也可以配对，这意味着在库编辑器中，放置在配对的某层对象，当元件翻转到板子的底层时，将翻转到配对的其他层。

（3）特殊层。这些层包含顶层和底层丝印、阻焊和助焊层、钻孔层、阻止层（用于定义电气边界）、多层（用于表示所有信号层的对象，如焊盘和过孔）、连接层、DRC错误层、栅格层、孔层和其他显示类型层。

所有层的显示属性可以在“View Configurations”对话框中设置，打开该对话框的方法如下：

（1）在PCB编辑器主界面，执行菜单命令Design->Board Layers & Colors。

（2）按“L”键。

（3）用鼠标左键单击工作区左下角的当前层颜色图标，如图3.7所示。

打开“View Configurations”对话框，如图3.8所示。除了层的显示状态和颜色设置以外，该对话框也可以访问其他显示设置：

（1）如何显示每个类型的对象，即在“Show/Hide”标签页中提供了“Solid”、“draft”或“hidden”选项。

（2）在“View Options”标签页下提供了不同的视图选项，如是否显示 Pad Net、Pad Number、Origin Marker，以及是否转换特殊的字符串（Special Strings）等，如图3.9所示。

关于层显示的一些提示，如下所示：

（1）当前使能的层，在当前 PCB工作区底部以一系列的标签显示，用鼠标右键单击标签，弹出用于访问经常使用的显示命令，如图3.10所示。

（2）在一个比较复杂的设计中，希望只显示当前工作的层，可以按“Shift+S”组合键，在进入/退出显示单层模式之间进行切换。在“Preferences”对话框的左侧窗口中，找到并展开“PCB Editor”选项。在展开项中，找到并选择“Board Insight Display”。在右侧窗口中，可以看到“Available Single Layer Modes”下面提供的选项，如图3.11所示。

（3）切换活动层，方法如下所示：

◆鼠标左键直接单击PCB工作区窗口底部的层标签。

◆按下+/-数字键。

◆按下“*”数字键。

◆同时按下“Ctrl+Shift+鼠标滚轮”组合键。

3.2.2　物理层和层堆栈管理器

除了信号层和电源平面层以外，PCB编辑器还包含阻焊和丝印物理层，它们都用于制造 PCB。这些层的排列称为层堆栈。在 PCB编辑器主界面，执行菜单命令 Design->Layer Stack Manager，打开层堆栈管理器，如图3.12所示。

叠层管理器用于下面的目的：

（1）添加/去除信号和电源平面层。

（2）添加/去除绝缘层。

（3）改变叠层的顺序。

（4）为物理层配置材料类型。

（5）设置层厚度（Thickness）、介质材料（Dielectric Material）和介电常数（Dielectric Constant）。

（6）为平面层定义pullback数字（从平面边沿道板边沿的间距）。

（7）为覆盖层定义Coverlay Expansion。

（8）为某层定义元件的位置（AD 17.1中可用的高级属性）。

由于该设计比较简单，因此布线为单面或者双面板。图 3.12中给出的叠层厚度已经被编辑为一个合理的值，用公制单位表示。

注

用鼠标左键单击某个单元，或者选中该单元，并按“F2”键，即可编辑该单元的数值。

3.2.3　单位的选择（公制/英制）

选择合适的栅格，用于放置元件，并对元件进行布线。在 PCB内的所有元件都放置在捕获栅格上。

传统上，选择栅格使其适合于元件引脚的间距，以及 PCB所要采用的布线技术，即所需要的线宽，以及线宽之间的间距。基本的思想是使布线和间距尽可能宽，以降低制造PCB的成本，并提高可靠性。

随着时间的消逝，元件和它们的引脚尺寸显著“缩小”，即元件的尺寸和它们引脚的间距从绝大部分使用英制标注的穿孔式封装，过渡到了目前经常使用公制尺寸的表贴封装。如果开始一个新的 PCB设计，除非有一个特别充分的理由，如为一个已经存在的（英制）产品设计一个替代板子，最好使用公制。

为什么呢？这是由于原先的英制元件的引脚之间有较大的空间。另一方面，小的表贴元件使用公制测量标注，它们需要更高精确度，以保证制造/装配/功能产品的工作是可靠的。此外，PCB编辑器也能较容易地布线连接到不在栅格上的引脚，因此在公制板子上使用英制元件并不烦琐。

注

100mil=2.54mm，因此0.25mm≈10mil。

对于这个简单的设计而言，实践中的栅格和设计规则设置如表3.2所示。

注

在 PCB编辑器主界面，执行菜单命令 View->Toggle Units，或者按“Q”键，可以在公制和英制单位之间进行切换。

3.2.4　支持多重栅格

在AD 17.1中，允许定义多个捕获栅格，这里支持两种类型的栅格，即Cartesian（传统的垂直/水平栅格）和Polar（圆形栅格）。

除了定义栅格类型外，还可以定义栅格可用的区域。注意，默认栅格总是应用到工作区，即使只显示板的形状。

由于在一个时刻只允许使用一个栅格。因此，当它们重叠，就需要根据栅格的优先级确定如何使用它们。这里也控制定义栅格是否用于所有对象或只用于元件，或者只用于非元件。

我们可以在PCB编辑器主界面执行菜单命令Tool->Grid Manager，或者按“G”键，从弹出的快捷菜单中选择Grid Manager命令。打开后的“Grid Manager”对话框如图3.13所示。

在该对话框中，单击“Menu”按键，出现浮动菜单。在浮动菜单中，选择“Add Cartesian Grid”，或者“Add Polar Grid”，添加不同的栅格类型。

设置完栅格后，PCB编辑器内的PCB显示界面如图3.14所示。

思考与练习3.2：请读者根据图3.12给出的已经新添加的栅格信息，自行在“Grid Manager”中添加新的栅格。

3.2.5　设置捕获栅格

对于该设计而言，需要设置捕获栅格，主要方法如下：

（1）在PCB编辑器工作区内，单击鼠标右键，从弹出的快捷菜单中选择Snap Grid->1.000 mm。

（2）同时按下“Ctrl+Shift+G”组合键，出现“Snap Grid”对话框，如图3.15所示。在该对话框中输入“1mm”，然后按“OK”按钮，关闭该对话框。

（3）打开“Grid Manager”对话框，鼠标双击图3.13内的“Global Board Sanp Grid”一行。

（4）按下“Ctrl+G”组合键。

设置完捕获栅格后的“Cartesian Grid Editor”对话框如图3.16所示。

3.2.6　设置设计规则

PCB编辑器是一个由规则驱动的设计环境，这意味着当执行改变设计的行为时，如放置布线、移动元件或者自动布线，软件监视每个行为，并且检查设计是否仍然由设计规则编译。如果不是，那么立即用高亮显示冲突。在开始 PCB布局和布线之前设置设计规则，这样允许用户后续只关注设计任务，并且明确知道一旦在 PCB布局和布线中出现与设计规则相冲突的任何操作，软件将立即提示用户。

在“PCB Rules and Constraints Editor”对话框中，设置设计规则。在PCB编辑器主界面，执行菜单命令Design->Rules，打开“PCB Rules and Constraints Editor”对话框，如图3.17所示。从图3.17中可知，这些规则被分为10类，包括Electrical、Routing、SMT、Mask、Plane、Testpoint、Manufacturing、High Speed、Placement和 Signal Integrity。

3.2.7　布线宽度设计规则

布线宽度由合适的布线宽度设计规则控制，当执行“Interactive Routing”命令并单击一个网络时，软件自动选择它。配置规则时，基本的方法是为最多数量的网络设置最低优先级规则，然后为特殊宽度要求的网络添加较高的优先级规则，如电源网络。当一个网络面向多个规则时也不会出现问题，这是因为AD 17.1总是查找和应用最高的优先级规则。

对于该设计而言，包含大量的信号网络，以及两个电源网络。对于信号网络而言，默认的布线宽度可以配置为0.25mm。若规则范围设置为All，则这个规则将面向设计中的所有网络，即这个 ALL规则也面向电源网络。也可以通过添加第二个更高优先级的网络实现，其范围为InNet(‘AGND’)。设置完规则，如图3.18所示。

思考与练习3.3：请根据图3.18给出的布线宽度设计规则对话框练习添加布线宽度设计规则的方法。

注

布线宽度和布线过孔类型设计规则包括 Min、Max和 Preferred设置。如果读者喜欢布线时的灵活性，则可以使用它们。例如，当收缩一个布线或在一个 PCB狭窄的区域内使用一个较小的过孔，可以在布线的时候，通过按“Tab”键，访问“Width/Via”属性实现这个目的；此外，也可以按“Shift+W”组合键选择一个可用的布线宽度，或者按“Shift+V”组合键选择一个可用的过孔尺寸。注意：设计者总是被设计规则限制，如果输入一个比合理设计规则允许的值大或小，它将其修改为最接近规则的值。

3.2.8　定义电气间距约束

定义允许两个属于不同网络的具有电气特性的对象可以靠近的距离。这个要求由“Electrial”中的“Clearance”规则约束，对于该设计而言，所有对象之间的间距为 0.25mm，如图3.19所示。

注

在“Minimum Clearance”域中输入一个值，这个值会自动用于下面的所有域中。当需要根据对象类型定义一个间距时，只需要在下面的栅格区域内进行编辑即可，这样就提高了电气间距设计规则的设置效率。

3.2.9　定义布线过孔类型

当布线从一层变化到另一层时会自动添加过孔，“Routing Via Style”中的 RoutingVias定义了过孔的尺寸。如果通过菜单 Place放置一个过孔，它的值由内建默认的原语设置定义，如图3.20所示。

对于该设计而言，使用“Routing Via Style”设计规则，如图3.21所示。

思考与练习3.4：请根据图3.21给出的过孔尺寸设置过孔设计规则。

3.2.10　设计规则冲突

放大 PCB工作区，我们会发现晶体管的引脚出现冲突信息。用鼠标左键单击冲突，从弹出的快捷菜单中执行“Violations”菜单命令，如图3.22所示。显示的细节如下：

（1）间距（Clearance）约束冲突。

（2）一个焊盘和另一个焊盘之间的MultiLayer。

（3）它们的间距为0.22mm，小于指定的间距（0.254mm）。

注

很快将讨论和解决这个冲突。如果读者觉得设计规则冲突提示使得自己分心，则可以在PCB编辑器主界面执行菜单命令Tools->Reset Error Markers，清除这些冲突提示。但是，当设计者执行一个编辑行为并且运行在线 DRC时，如移动元件，冲突标记将再次出现（当运行批处理时DRC也同样出现）。 uPjbZxjMlIw/27k/Hn+GD8SFI1+qhbyaKv9Dl/S1FxJprfbaDjlrpqEygLsgtDs+