下载掌阅APP，畅读海量书库
立即打开
8086 CPU是Intel公司推出的第三代16位微处理器，其引入最大时钟频率为10MHz，是40脚双列直插组件（DIP）封装的芯片。8086 CPU有16位数据线、20位地址线总线，最大可寻址空间为1MB（即220B）存储单元，支持64KB个输入/输出（以下简称I/O）端口寻址。在结构设计上，8086微处理器分为功能独立的两个逻辑部件模块，即总线接口部件（Bus Interface Unit，BIU）和执行部件（Execution Unit，EU）。8086微处理器的BIU模块和EU模块的并行操作，使8086 CPU的工作效率和速度显著提高，同时也降低了对存储器存取速度的要求。其内部结构如图2-1所示。
1 . 总线接口部件BIU
CPU要处理的任何信息必须存放在存储单元或I/O端口中。总线接口部件BIU负责CPU内部与存储器或I/O接口之间的信息传递，为执行部件提供数据信息和控制命令。
总线接口部件由地址加法器、寄存器、地址总线和总线控制逻辑电路组成。其中，寄存器又可分为段寄存器（CS、DS、ES、SS共4个）、指令指针寄存器（IP）和指令队列缓冲器。总线接口部件主要实现以下功能。
1）根据段寄存器和指令指针IP或EU传递过来的16位有效地址，在地址加法器中形成20位物理地址。
2）根据物理地址所确定的存储单元，取出指令或数据（可以保持6B预先取出的指令队列），并顺序送至EU执行。若遇转移类指令，指令队列立即清除，BIU重新开始从内存中取转移目标处的指令代码送往指令队列。
3）负责传送在EU执行指令过程中需要的中间数据和EU运行的结果。
4）总线控制电路是微处理器同外部引脚的接口，它负责执行总线周期，并在每个周期内把相应的信号线同相应芯片的引脚接通，完成微处理器同存储器以及I/O设备之间的信息传递。
图2-1 8086微处理器的内部结构
2 . 执行部件EU
执行单元由通用寄存器、暂存寄存器、算术逻辑运算单元（ALU）、标志寄存器和EU控制器组成。
执行部件EU负责指令的执行并产生相应的控制信号，主要包括以下功能。
1）通过EU控制系统自动连续地从指令队列中获取指令，并对指令进行译码。
2）根据指令译码所得的微操作码，向算术逻辑部件（ALU）及相关寄存器发出控制信号，完成指令的执行。对数据信息的任何处理都是通过ALU来完成的。
3）有8个16位通用寄存器和一个标志寄存器，主要用于暂存运算数据、结果特征，确定指令和操作数的寻址方式以及控制指令的执行等。根据有关寄存器中的数据以及指令中提供的位移量计算有效地址（即偏移地址），然后送BIU部件产生物理地址。
3.流水线技术
在8086 CPU中，BIU和EU是两个独立部件，它们可以并行工作，即EU在执行当前指令的同时BIU可以取下一指令，为此引入了流水线作业的概念。引入流水线作业后，大大提高了处理器的工作速度和效率。