下载掌阅APP，畅读海量书库
立即打开
MOS场效应晶体管（Metal Oxidation Silicon Field Effect Transistor, MOSFET）是一种表面场效应器件，是靠多数载流子来传输电流的器件（以下简称MOS管）。如果MOS管利用电子来传输电流，则该MOS管属于N型MOS管，简称为NMOS管；如果MOS管利用空穴来传输电流，则该MOS管属于P型MOS管，简称为PMOS管。MOS管由于具有面积小、功耗低、器件尺寸可等比例缩小、制作成本低等优点，已经成为集成电路设计中最重要的组成部分。
1．MOS管的结构
按照导电类型的不同，MOS管可分为NMOS管和PMOS管，二者的剖面结构如图1.15所示。
图1.15 MOS管的结构
图1.15（a）所示为NMOS管的结构，NMOS管制作在P型硅衬底（P-substrate）上（或P阱中），有两个重掺杂的N + 区，分别称为源区（S, Source）和漏区（D, Drain），源区和漏区的物理结构是相同的，二者的区别在于电位不同。在源和漏之间p型硅上有二氧化硅薄层，该二氧化硅薄层起到绝缘的作用，称为栅氧化层。在二氧化硅上有一导电层，称为栅极（G, Gate），该电极如果是金属铝就称为铝栅，利用铝栅制作MOS管的工艺称为铝栅工艺；如果用重掺杂的多晶硅则称为硅栅，利用硅栅制作MOS管的工艺称为硅栅工艺。20世纪60年代，人们采用金属铝作为MOS管的栅极。铝栅工艺比较简单，工艺流程中所需的光刻掩膜版数量较少，成本低，但由于铝栅工艺存在栅覆盖，即为了保证金属栅极能够有效控制沟道，需要金属铝覆盖源区和漏区的部分面积，这样会产生较大的栅源和栅漏寄生电容，降低集成电路的工作速度，因此铝栅工艺被先进的硅栅工艺所替代。由于使用多晶硅而不是金属作为栅极材料，MOSFET的名称应该改为SOSFET（Silicon Oxidation Silicon Field Effect Transistor）。但由于人们已经习惯了MOS管的称呼方式，因此利用硅栅工艺制作的晶体管还是称为MOS管。
源区和漏区与衬底的导电类型相反，这样源区、漏区与衬底交界处都存在PN结，这两个PN结的反向偏置是保证MOS管正常工作的基础。源区和漏区之间的区域称为导电沟道（简称沟道），通常用 L 表示沟道的长度，用 W 表示沟道的宽度。 W / L 称为宽长比，是集成电路版图设计中最重要的参数。在NMOS管的源漏之间加偏压后，将电位低的一端称为源，而电位较高的一端称为漏，电子由源区经过沟道流向漏区，而电流方向由漏区流向源区。
图1.15（b）所示为PMOS管的结构，PMOS管制作在N型硅衬底（N-substrate）上（或N阱中），有两个重掺杂的P + 区，同样分别称为源区（S, Source）和漏区（D, Drain），源区和漏区也是靠电位来区别的。在PMOS管的源漏之间加偏压后，将电位高的一端称为源，而电位低的一端称为漏，空穴由源区经过沟道流向漏区，而电流方向也是由源区流向漏区。综合NMOS管与PMOS管可知，源区和漏区的定义为：载流子从源区流出，流入漏区。
在图1.15中，PMOS管和NMOS管还分别存在一个重掺杂的N + 区和P + 区，这两个区分别称为PMOS管和NMOS管的体区或衬底（B, Bulk or Body），其作用为控制MOS管的衬底电位。通过图1.15可知，MOS管为四端器件，存在源极（S）、漏极（D）、栅极（G）和衬底（B）共4个电极。
2．MOS管的工作原理
MOS管是把输入电压变化转化为输出电流变化的器件。场效应晶体管的增益用跨导衡量，定义为输出电流变化与输入电压变化之比。场效应晶体管得名于利用它的栅极在绝缘层上施加电压来影响晶体管中沟道中的电流流动。
为了更好地理解MOS管的工作原理，下面首先分析一种比较简单的MOS电容器件，通过它可以更好地理解MOS管的工作原理。如图1.16所示，MOS电容器件由两个电极组成，一个是金属，另一个是杂质硅，它们之间通过一层薄氧化层分隔开。金属电极形成栅极，而半导体区构成体区（有时又称背栅），栅极与体区之间的绝缘氧化层称为栅绝缘。图1.16所示器件的衬底是由轻掺杂的P型硅构成。通过把衬底接地，栅极接不同的电压来说明这个MOS电容的电学特性。
图1.16 MOS电容
图1.16（a）中MOS电容的栅极电压为0V。如果忽略金属栅和半导体体区之间的电子势能差，则在绝缘氧化层中不存在电场。所以绝缘氧化层下的体区的载流子浓度基本不变。如果在栅极加上一正电压，即栅极相对于体区正偏的情况，如图1.16（b）所示。由于栅极上存在正电压，则在MOS电容器件中存在电场，方向从栅极指向体区。该电场的存在使得多子（空穴）被驱离体区的表面，形成耗尽层。随着偏压的进一步增加，少子（电子）将被拉至体区表面并出现了一个薄层，就如同出现了一层掺杂类型相反的硅。这种掺杂极性的反转称为反型，而反型的硅层（反型层，Inversion Layer）构成导电沟道。随着栅电压的继续增强，更多的电子在体区表面积累，沟道的反型将加剧。沟道刚开始形成时的电压称为阈值电压。可以理解为当栅极与背栅之间电压差小于阈值电压时不会形成沟道，而栅极与背栅之间电压差大于阈值电压时将有沟道形成。图1.16（c）是MOS电容的栅极相对于体区反偏的情况。此时电场反向，它把空穴吸引至体区表面，而将电子驱离。此时硅表面的掺杂显得更重，因此器件处于堆积状态，堆积了大量的空穴。
将关于MOS电容特性的分析应用于NMOS管上，如图1.17所示，保持栅极、绝缘氧化层和体区不变。在栅极的两侧分别增加了重掺杂的区域，这两个区域一个构成源区，另一个构成漏区。假设源区、漏区和体区都接地。只要栅极和体区之间的电压差不超过阈值电压，就不会形成沟道。此时即使源区和漏区之间存在电压差，由于源区和漏区与体区形成的两个PN结是背靠背的，那么在源区和漏区之间也不会存在电流。如果栅极和体区之间的电压差超过阈值电压，那么在绝缘层下面就会形成沟道。这个沟道就像一个连接漏区和源区的N型硅薄层，此时如果在源区和漏区之间存在电压差，则导电沟道的存在将允许电子从源区通过沟道流向漏区，从而形成源漏电流 I DS 。
图1.17 NMOS管的导通状态
同样，PMOS管是由轻掺杂的N型体区和重掺杂的P型源、漏区构成。如果该晶体管的栅极相对于体区正偏，那么体区表面将吸引电子而排斥空穴。此时硅表面积累电子，不会形成沟道。如果栅极相对于体区偏压为负，那么空穴被吸引到表面，从而形成沟道，因此PMOS管的阈值电压为负。在一般情况下NMOS管的阈值电压为正，而PMOS管的阈值电压为负。
3．MOS管的阈值电压
对于NMOS管，当栅源电压 V GS 大于阈值电压 V T 时，器件开始导通；而对于PMOS器件，当 V GS 的绝对值大于阈值电压的绝对值时，器件开始导通。以这种方式工作的MOS管称为增强型MOS管（常闭型）。
相对于增强型MOS管，还有一种称为耗尽型的MOS管（常开型）。当 V GS =0时，在体区的表面区域就形成了导电沟道，器件已经导通，这类MOS器件称为耗尽型MOS管。同样，耗尽型MOS管包括PMOS管和NMOS管。对于耗尽型MOS管，由于 V GS =0时就存在导电沟道，因此要关闭器件就必须施加相对于同种沟道增强型MOS管的反极性电压。例如，NMOS耗尽型器件，在 V GS =0时已经存在沟道，必须在栅极上加负电压才能使导电沟道消失；而对PMOS耗尽型器件，则必须在栅极上加正电压才能使导电沟道消失。
NMOS耗尽型器件在 V GS =0时就存在初始导电沟道，主要是由于在栅与衬底之间的二氧化硅绝缘层中含有氧化层陷阱电荷、氧化层固定电荷、可动离子电荷和界面陷阱电荷，这些电荷是在二氧化硅制备过程中引入的，是不希望存在的，但通常无法避免。这些电荷总的效果呈现出正电性，等价于在栅极上施加一正电压，从而导致初始导电沟道的出现。
由于增强型MOS管属于常闭型器件，只有在需要其工作的时候，才在其栅极上施加电压；而耗尽型MOS管属于常开型，即使不需要其工作，也要在其栅极施加电压，比较麻烦。因此在MOS器件构成的电路中，几乎都只用增强型MOS管，而耗尽型MOS管基本不用。
综上所述，MOS管主要分4种，这4种MOS管的特点和电路符号见表1-1。
表1-1 4种MOS管
通过以上分析可知，对于MOS管，阈值电压是非常重要的参数，控制着MOS管的导通与截止。MOS管的阈值电压等于在衬底与源极相连的情况下形成沟道所需的栅源电压。如果栅源电压小于阈值电压，就不会形成沟道，MOS管关闭。晶体管的阈值电压与很多因素有关，包括衬底掺杂、衬底电位、介质层和栅极材料。下面对每个因素进行简单的分析。
衬底掺杂是影响阈值电压的最主要因素。衬底掺杂越重，越不容易反型，因此就需要更强的电场（更大的栅极电压）以获得反型，从而导致阈值电压上升。MOS管的衬底掺杂可以通过改变栅介质层表面下的衬底的杂质浓度来进行，以实现对沟道区的掺杂。利用离子注入工艺可以实现阈值电压的调整，这种注入称为阈值电压的调整注入。考虑调整注入对NMOS管阈值电压的影响，如果注入的是受主杂质，则硅表面就更加难以反型，因而阈值电压升高；而如果注入的是施主杂质，那么硅表面就比较容易反型，因而阈值电压降低。
衬底电位也是影响阈值电压非常重要的因素。以NMOS管为例，之前的分析总是认为NMOS管的源极与衬底是处于同一电位的，而如果源极电位高于衬底电位，就会发生体效应（又称背栅效应）。体效应会导致阈值电压的增加。
介质层会影响晶体管的阈值电压。厚介质层能够通过把电荷分隔较长的距离从而削弱电场。因此，厚介质层会增加阈值电压，反之薄介质层会减小阈值电压。不同的介质材料也会影响电场强度。但实际上大多数MOS管都采用纯二氧化硅作为栅下的介质材料，而二氧化硅可以生长成为极纯净且均匀的薄膜，其与硅的完美界面接触没有任何其他物质能够与之相比，因此通常只使用二氧化硅作为栅下的介质材料。虽然介质层会影响阈值电压，但通常不采用改变介质层属性的方式来控制阈值电压。
栅电极材料会影响晶体管的阈值电压。大部分实际应用的晶体管都是使用重掺杂的多晶硅作为栅电极，通过改变栅掺杂可以在一个有限的范围内改变晶体管的阈值电压。
MOS管的电流电压特性指的是在不同的栅源电压 V GS 条件下MOS管的源漏电流 I DS 和源漏电压 V DS 之间的关系。
根据不同的栅源电压和不同的源漏电压，MOS管的工作区域可分为：截止区、线性区、饱和区。以NMOS管为例，MOS管在不同工作区域下的电流电压公式为
式中，
μ
n
为电子的迁移率；
C
ox
为单位面积栅氧化层电容；
为MOS管的宽长比；
V
TH
为MOS管的阈值电压；
λ
为沟道长度调制系数。
对于模拟集成电路来说，MOS管的宽长比是最重要的参数，通过调整不同的宽长比来使电路达到需要的性能指标，而且宽长比也是进行MOS管版图设计时需要考虑的第一要素。
通过式（1-8）可知，对于MOS管来说，当栅源电压小于阈值电压时，MOS管处于截止区，器件关闭，没有源漏电流。当栅源电压大于阈值电压时，MOS管开启，在此基础上，如果 V DS ＜ V GS - V TH ，则MOS管工作于线性区（也称为三极管区或非饱和区），此时源漏电压较低，MOS管表现出类似于电阻的特性，源漏电流随着源漏电压线性增加；如果 V GS - V TH ＜ V DS ，则MOS管工作于饱和区，此时源漏电压较高，由于存在沟道夹断现象，源漏电流几乎稳定成一个不变的值（如果忽略沟道长度调制效应，即 λ =0）。当MOS管工作于饱和区时，源漏电流与源漏电压无关，此时完全可以通过栅极电压来控制MOS管的源漏电流，这是非常方便的，因此在进行模拟电路的设计分析时通常都会要求MOS管工作于饱和区。
式（1-8）表示的是NMOS管的电流电压特性，对于PMOS管也有类似的表达式。
NMOS管的电流-电压特性曲线如图1.18所示。在图1.18中，共有4条曲线，对应4个不同的 V GS ，从下到上 V GS 不断增加。对于每一条曲线，当 V DS ＜ V GS - V TH 时，MOS管处于线性区（Linear Region），即点画线的左侧；当 V DS ≥ V GS - V TH 时，MOS管处于饱和区（Saturation Region），即点画线的右侧。通过图1.18可以看出，随着 V GS 的增加，电流 I DS 增加；当 V GS 确定时，随着 V DS 的增加，电流 I DS 增加。如果不考虑沟道长度调制效应，曲线在饱和区将是平的，如图中饱和区中的虚线所示。如果考虑沟道长度调制效应，曲线在饱和区将是斜的，而且这些斜线的反向延长线将在 X 轴（ V DS ）上交于1/ λ 点。
图1.18 MOS管的电流电压特性曲线
对于MOS管来说，具有栅极、漏极、源极和衬底等4个节点，在这4个节点之间存在着电容，如图1.19所示。在图1.19中，G表示栅极，S表示源极，D表示漏极， W 表示沟道宽度， L 表示沟道长度， T poly 表示多晶硅栅极的厚度， t ox 表示二氧化硅的厚度， x j 表示源漏区与衬底形成PN结的深度。
图1.19 MOS管的电容
在图1.19中，MOS管主要包括4种电容：薄氧化物电容 C g 、PN结电容 C sb 和 C db 、交叠电容 C ol 和耗尽层电容 C jc 。
1．薄氧化物电容
在MOS管，薄氧化物电容是最重要的电容。此电容的两个极板分别为栅极和沟道，夹在中间的氧化物（二氧化硅）作为电介质材料，因此有时又称栅极电容。薄氧化物的总电容为
式中：
C
ox
为栅极电介质上单位面积的电容，
。
通过 C g 的定义可以看出， C g 与沟道长度和氧化层厚度有关，也就是与集成电路制造工艺有关。有趣的是，集成电路从发明至今，器件尺寸一直在等比例缩小，即 L 和 t ox 以同样的比率在缩小，因此， C g 几乎一直保持不变，约等于1.6fF/µm。
薄氧化物电容可分为3个部分：栅-源电容 C gs 、栅-漏电容 C gd 和栅-衬底电容 C gb ，每一部分电容都与MOS管的工作区域有关，如图1.20所示。
图1.20 不同工作区的薄氧化物电容
在图1.20中，3部分电容都作为电压 V GS 的函数。在线性区（Linear Region），沟道从源端一直扩展到漏端， C gs 和 C gd 大约都等于 C g /2，而 C gb 等于零；在饱和区（Saturation region），沟道从源端一直扩展到接近于漏端，所以大多数电容来源于源节点，并认为来源于漏节点的电容几乎可以忽略，于是有 C gs =2 C g /3, C gd ≈0, C gb ≈0；在截止区（Cutoff Region），可以认为所有电容都来源于栅-衬底电容，于是 C gs = C gd ≈0，当 V gs =0时， C gb ≈ C g /2。
2．PN结电容
MOS管的源区、漏区与衬底形成PN结，从而产生PN结电容。该PN结电容与之前讨论的PN结电容原理一样，为了计算MOS管的PN结电容，需要分析MOS管的版图。图1.21所示为MOS管的简化版图，在图中标出了晶体管的尺寸，其中 W 为沟道宽度， L 为沟道长度， Y 为源区或漏区的宽度。
MOS管的PN结电容与版图尺寸有关， W 和 Y 越大，结电容就越大，而且该电容还包括底部电容和侧壁电容，精确计算非常复杂，这里不详细分析。
图1.21 MOS管的简化版图
【MOS管的简化版图彩图】
3．交叠电容
通过图1.19可以看出，由于横向扩散和边缘扩散导致栅极和源极、漏极存在交叠部分，交叠部分的大小取决于横向扩散和边缘扩散长度，交叠部分的存在会产生电容。在早期的集成电路制造工艺中，由于利用扩散工艺而不是离子注入工艺实现有源区的掺杂，栅极和源区、漏区之间的交叠部分大，电容也大。近年来，由于利用了离子注入工艺来实现有源区掺杂，交叠电容略有减小，但多晶硅栅极的侧壁与源区和漏区的表面之间的边缘电容却有所增大，这部分电容是由于边缘电力线产生的。
交叠电容与多晶硅栅极的厚度、二氧化硅层的厚度、二氧化硅的介电常数以及横向扩散长度都有关。
4．耗尽层电容
在MOS管的反型沟道和衬底之间存在耗尽层电容 C jc ，耗尽层电容与MOS管的版图尺寸和衬底掺杂浓度有关，如式（1-10）所示。
式中： W 为MOS管的沟道宽度； L 为MOS管的沟道长度； q 为电荷量； ε Si 为硅材料的介电常数； N sub 为衬底掺杂浓度； ϕ F =（ kT / q ） In （ N sub / n i ）; k 为波耳兹曼常数； n i 为本征载流子浓度。
知识要点提醒
MOS管的电容构成比较复杂，而且电容与版图面积有关。版图面积越大，MOS管的电容就越大，由此产生的寄生效应就越明显。为了减小寄生效应的影响，在版图设计中，MOS管的沟道长度通常采用最小尺寸（即工艺特征尺寸），这样可获得最小面积的MOS晶体管。