1.1　Vivado系统级设计流程

图1.1给出了Vivado系统级设计流程。除了传统上寄存器传输级（Register Transfer Level，RTL）到比特流的FPGA设计流程外，Vivado设计套件新提供了系统级的设计集成流程，该系统级设计的中心思想是基于知识产权（Intellectual Properity，IP）核的设计。

从图1.1中可以看出：

（1）Vivado设计套件提供了一个环境，该环境用于配置、实现、验证和集成IP。

（2）通过Vivado提供的IP目录，就可以快速地对Xilinx IP、第三方IP和用户IP进行例化和配置。IP的范围包括：逻辑、嵌入式处理器、数字信号处理（Digital Signal Processing，DSP）模块或者基于C的DSP算法设计。一方面，将用户IP进行封装，并且使封装的IP符合IP-XACT协议。这样，就可以在Vivado IP目录中使用它；另一方面，Xilinx IP利用AXI4互连标准，从而实现更快速的系统级集成。在设计中，设计者可以通过RTL或者网表格式使用这些已经存在的IP。

（3）可以在设计流程的任意一个阶段，对设计进行分析和验证。

（4）对设计进行分析，包括：逻辑仿真、I/O和时钟规划、功耗分析、时序分析、设计规则检查（Design Rule Check，DRC）、设计逻辑的可视化、实现结果的分析和修改以及编程和调试。

（5）通过AMBA AXI4互连协议，Vivado IP集成器环境使得设计者能够将不同的IP组合在一起。设计者可以使用块图风格的接口交互式地配置和连接IP，并且可以像原理图那样，通过绘制DRC助手很容易将整个接口连接在一起。然后，对这些IP块设计进行封装，将其当作单个的设计源。通过在一个设计工程或者在多个工程之间进行共享，来使用设计块。

（6）Vivado IP集成器环境是主要的接口，通过使用Zynq器件或者Microblaze处理器，创建嵌入式处理器设计。Vivado设计套件也集成了传统的XPS，用于创建、配置和管理MicroBlaze微处理器软核。在Vivado IDE环境中，集成和管理这些核。如果设计者选择编辑XPS的源设计，将自动启动XPS工具。设计者也可以将XPS作为一个单独的工具运行，然后将最终的输出文件作为Vivado IDE环境下的源文件。在Vivado IDE环境中，XPS不能用于Zynq器件，而是使用新的IP集成器环境。

（7）对于数字信号处理方面的应用，Vivado提供了两种设计方法：

①使用Xilinx System Generator建模数字信号处理：Vivado设计套件集成了Xilinx System Generator工具，用于实现DSP的功能。当设计者编辑一个DSP源设计时，自动启动System Generator。设计者可以将System Generator作为一个独立运行的工具，并且将其最终的输出文件作为Vivado IDE的源文件。

②使用高级综合工具（High-Level Synthesis，HLS）建模数字信号处理：Vivado设计套件集成了Vivado HLS，它提供了基于C语言的DSP功能，来自Vivado HLS的RTL输出，作为Vivado IDE的RTL源文件。在Vivado IP封装器中，将RTL的输出封装成符合IP-XACT标准的IP。这样，在Vivado IP目录中就变成了可用的IP。设计者也可以在System Generator逻辑中使用Vivado HLS逻辑模块。

（8）Vivado设计套件中包含Vivado综合、Vivado实现、Vivado时序分析、Vivado功耗分析和比特流生成。通过下面的一种方式：

①Vivado IDE；

②批处理Tcl脚本；

③Vivado设计套件的Tcl Shell；

④Vivado IDE Tcl控制台下，输入Tcl命令。

设计者就可以运行整个的设计流程。

（9）设计者可以创建多个运行，通过使用不同的综合选项、实现选项、时序约束、物理约束和设计配置来进行尝试。这样，可以帮助设计者改善设计结果，提高设计效率。

（10）Vivado集成开发环境提供了I/O引脚规划环境，用于将I/O端口分配到指定的封装引脚上，或者分配到内部晶圆的焊盘上。通过使用Vivado引脚规划器内的视图和表格，设计者可以分析器件和设计相关的I/O数据。

Vivado IDE提供了高级的布局规划能力，用于帮助改善实现的结果。设计者可以将一个指定的逻辑，强迫放到芯片内的某个特定区域。即：为了后面的运行，通过交互的方式，锁定到指定的位置或者布线。

（11）Vivado IDE使设计者可以在对设计处理的每个阶段，对设计进行分析、验证和修改。通过对处理过程中所生成的中间结果进行分析，设计者可以提高设计的性能。在将设计转换成RTL后、综合后和实现后，就可以运行分析工具。

（12）Vivado集成了Vivado仿真器，使得设计者可以在设计的每个阶段，运行行为级和结构级的逻辑仿真。仿真器支持Verilog和VHDL混合模式仿真，并且以波形的形式显示结果。此外，设计者也可以使用第三方的仿真器。

（13）在Vivado IDE内，在对设计处理的每一个阶段，设计者都可以对结果进行交互分析。一些设计和分析特性包括：时序分析、功耗估计和分析、器件利用率统计、DRC、I/O规划、布局规划和交互布局，以及布线分析。

（14）当执行实现过程后，对器件进行编程。然后，在Vivado环境中对设计进行分析。在RTL内或者在综合之后，很容易地识别调试信号。在RTL或者综合网表中，插入和配置调试核。Vivado逻辑分析仪也可以进行硬件验证。通过将接口设计成与Vivado仿真器一致，就可以使两者共享波形视图。 g60TcwC1PkX1coknTU8WVvm71AVI5raL0de4DFW7+/UNjZvhlxgx/3IF3n3Q0T/K